部分耗尽型SOI CMOS模拟电路设计研究

介绍了部分耗尽型SOI MOS器件浮体状态下的Kink效应及对模拟电路的影响.阐述了4种常用体接触方式及其他消除部分耗尽型SOI MOS器件Kink效应的工艺方法,同时给出了部分耗尽型SOIMOSFET工作在浮体状态下时模拟电路的设计方法.

部分耗尽SOI静态存储器位线电路的研究

对部分耗尽SOI CMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对"First Cycle"效应进行了全面的研究.结果表明,"First Cycle"效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖.最后,给出了研究结果.

An Efficient MMI SOI Splitter with Multimode Input/Output Waveguides

A 1×8 multimode interference power splitter with multimode input/output waveguides in SOI material is designed by the beam propagation method and fabricated by the inductive coupled plasma etching technology for use in fiber optics communication systems.The fabricated device exhibits low loss and good coupling uniformity.The excess loss is lower than 0.8dB,and the uniformity is 0.45dB at the wavelength of 1550nm.Moreover,the polarization dependent loss is lower than 0.7dB at 1550nm.The device size is only 2mm×10mm.

一个实用的部分耗尽SOI器件体接触仿真模型

文章描述了PD SOI器件的体接触失效过程,介绍了一种PD SOI器件一级近似体接触电阻计算方法;提出了一种实用的体接触电阻及其版图寄生参数的模型化方法.最后,应用体接触模型,设计了一个应用于0.8 μm PD SOI 128k SRAM的灵敏放大器,给出了仿真结果.

BPM-FSRM混合法分析SOI脊形波导与光纤耦合

用束传播-自由空间辐射模(BPM-FSRM)混合法计算了SOI脊形波导和光纤耦合时的透射率,提出计算反射率的积分公式.将该混合法和一般FSRM、菲涅尔公式-重叠积分法的计算结果相比较,提出只有在弱导条件下,传统的菲涅尔公式法和重叠积分法才可以同时使用.

基于SOI材料的阵列波导光栅的制作

采用ICP刻蚀的方法,在SOI材料上制作出了中心波长为1.5509μm、信道间隔为200GHz的5×5阵列波导光栅(AWG).测试中心波长与设计值相差0.28nm,测试波长间隔与设计值相差在0.02nm之内,相邻信道串扰接近10dB,信道插入损耗均匀性为0.7dB,测试结果表明该器件能够初步达到分波功能.

SOI波导弯曲损耗改善方法的研究

采用有效折射率方法EIM(Effective Index Method)和二维束传播算法(2D-BPM)对SOI(Silicon-on-insulator)波导弯曲损耗的改善方法进行了模拟分析.模拟发现,在波导连接处引入偏移量和在波导外侧刻槽等两种不同方法都能有效减小弯曲损耗,并且后者的效果更明显.同时通过实验获得了验证.对R=16mm、横向位移为70μm的弯曲波导,通过刻槽方法将插入损耗降低了5dB,基本消除了弯曲所带来的附加损耗.

SOI光波导器件和集成光开关矩阵的研究进展

SOI(Silicon-on-insulator, 绝缘衬底上的硅)是一种折射率差大、波导传输损耗小的新型材料, SOI基光电子器件具有与微电子工艺兼容、能够实现OEIC单片集成等优点, 近年来受到越来越多的重视. 文中重点研究了SOI波导器件的新进展, 采用高效数值模拟方法研究得出了精确的SOI矩形和梯形大截面脊形波导的单模条件, 设计和制作了单模脊形光波导、多模干涉耦合器(MMI)、可变光衰减器(VOA)、马赫-曾德尔干涉型2×2热光波导光开关, 在此基础上首次研制出4×4和8(8 SOI平面集成波导光开关矩阵.

ICP刻蚀参数对SOI脊形波导侧壁粗糙度的影响

研究了以C4F8/SF6/O2为刻蚀气体,利用ICP刻蚀技术制作SOI脊形光波导过程中,刻蚀参数与侧壁粗糙度的关系.实验结果表明偏压、气体比例、压强是影响侧壁粗糙度的关键参数,在低偏压、低C4F8/SF6比和较高压强下更容易获得低粗糙度的侧壁.通过优化刻蚀参数,获得了侧壁粗糙度和传输损耗相对较低的SOI脊形波导.

SOI热光开关调制区结构与速度和功耗关系的有限元法分析

利用有限元法分析了调制区内二维温度场的静态和动态分布.结果表明,上包层SiO2厚度的减小,有利于开关速度的提高和功耗的减小.增加埋层SiO2的厚度或引入绝缘槽,能有效降低器件功耗,但开关时间随之增加.电极的尺寸对开关性能影响较小.如果采用全体硅材料制作光开关,开关速度能达到5μs,但功耗将增至0.92W.

SOI热光调制器

设计和制作了多模干涉马赫曾德型热光调制器.通过合理选择SOI光波导的埋层和包层的厚度,使制作出的调制器有良好的综合性能.调制器调制深度为91%,功耗为0.35W,调制速度约为27μs.减小多模干涉耦合器的设计误差和提高刻蚀均匀性可以改善调制器的性能.

Fabrication of a SOI Based Channel-shifted Multimode Interference Coupler

A silicon-on-insulator based channel-shifted multimode interference coupler is designed and fabricated. A two dimensional beam propagation method is used to analyze the dependence of coupler′s performances on the width and length of the multimode waveguide. The device fabricated has a power shift ratio of 73 and an excess loss of about 2.2 dB. An enhancement of fabrication accuracies could further improve the coupler performances.

SOI集成电路的ESD保护技术研究进展

近年来,随着SOI技术的快速发展,SOI集成电路的ESD保护已成为一个主要的可靠性设计问题.介绍了SOI ESD保护器件方面的最新进展,阐述了在SOI ESD保护器件设计和优化中出现的新问题,并进行了详细的讨论.

SOI CMOS模拟集成电路发展概述

从SOI CMOS模拟集成电路(IC)中存在的关键问题--浮体效应--及其影响出发,介绍了在解决浮体效应以后,已实现的有代表性的模拟集成电路的发展状况.特别指出了SOICMOS在实现RF电路及SOC芯片中的优点.

SOI thermo-optic modulator with fast response

Silicon-on-insulator (SOI) technology offers tremendous potential for integration of optoelectronic functionson a silicon wafer. In this letter, a 1 * 1 multimode interference (MMI) Mach-Zender interferometer(MZI) thermo-optic modulator fabricated by wet-etching method is demonstrated. The modulator has anextinction ratio of -11.0 dB, extra loss of -4.9 dB and power consumption of 420 mW. The response timeis less than 30μs.