30Gbit／s并行光接收模块

报道了一种基于CMOS工艺接收电路芯片和GaAs工艺1×12光电探测器阵列的30Gbit／s并行光接收模块．该模块采用并行光通信方案，利用中高速光电子器件实现信号的高速传输．直接使用未经封装的接收电路裸片和光探测器裸片，采用电路板上芯片技术封装制作模块，并通过倒装焊的方式实现了探测器阵列与列阵光纤的精确对准并形成了可插拔的光接口．测试结果表明模块的接收能力可以达到30Gbit／s．误码率小于10^-13时，接收模块的灵敏度可以达到-13．6dBm．

部分耗尽SOI静态存储器位线电路的研究

对部分耗尽SOI CMOS静态存储器的位线电路进行了模拟和研究,详细分析了BJT效应对SRAM写操作过程的影响,给出了BJT效应在SRAM写操作过程的最坏条件和最好条件下存储单元门管的瞬态泄漏电流的模拟结果;在详细分析BJT效应影响的基础上,对"First Cycle"效应进行了全面的研究.结果表明,"First Cycle"效应对写操作影响较大;研究了位线电容负载对存储单元门管体电位的依赖.最后,给出了研究结果.

硅基微电子新材料SGOI薄膜研究进展

绝缘体上的锗硅技术(SiGeonInsulator,SGOI)和以它为衬底开发的应变硅技术(StrainedSilicononInsulator,sSOI)融合了SiGe技术和SOI技术二者的优点,是近年来人们广泛重视的研究热点和硅基集成电路产业进一步发展的重要研究方向,是国际半导体技术发展路线图(ITRS)中CMOS技术今后几年发展的方向.文章综述了SGOI薄膜的多种制备方法和最新研究进展.

一种低电压工作的高速开关电流Σ-Δ调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作.

Co—Design of Monolithically Integrated Photo—Detectorand Optical—Receiver

A behavioral model of the photodiode is presented．The model describes the relationship between photocurrent and incident optical power，and it also illustrates the impact of the reverse bias to the variation of the junction capacitance．According to this model，the photodiode and a CMOS receiver circuit are simulated and designed simultaneously under a universal circuit simulation environment．

SOI光电子集成

SOI（Silicon-on-Insulator)光电子集成已成为十分引人注目的研究课题，其工艺与CMOS工艺完全兼容，可以实现低成本的SOI基整片集成光电子回路。本文综述了近几年来SOI集成光电子器件的发展以及一些最新的研究进展，着重分析几种最新型光无源器件的工作原理和结构，包括SOI光波导、SOI光波导耦合器、SOI光波导开关、相位阵列波导光栅（PAWG）、基于SOI的光探测器等，并介绍了中国科学院半导体所集成光电子国家重点实验室的研究进展。

新型硅基双异质外延SOI材料Si/γ-Al_2O_3/Si制备

异质外延法是目前制备新型SOI材料的技术途径之一。采用低压化学气相沉积技术(LPCVD)在硅衬底上先外延r-A1-2O-3绝缘单晶薄膜，制备出硅衬底上外延氧化物外延结构r-Al-2O-3／Si(EOS)，然后采用类似SOS薄膜生长的常压CVD(APCVD)方法在EOS上外延硅单晶薄膜，形成新型硅基双异质SOl材料Si／r-Al-2O-3／Si。利用反射高能电子衍射(RHEED)、X射线衍射(XRD)、俄歇电子能谱(AES)及MOS电学测量等技术表征分析了Si(100)／r-Al-2O-3(100)／Si(100)SOI异质结构的晶体结构、组分和电学性能。测试结果表明，已成功实现了高质量的新型双异质外延SOI结构材料Si(100)／ r-Al-2O-3(100)／Si(100)，r-Al-2O-3与Si外延薄膜均为单晶，r-Al-2O-3薄膜具有良好绝缘性能，SOI结构界面清晰陡峭，该SOI材料可应用于CMOS电路的研制。

16信道0．35μmCMOS／VCSEL光发射模块

研究了垂直腔面发射激光器（VCSEL）及其列阵器件的光谱特性、调制特性、高频特性及与微电子电路的兼容性，将1×16的VCSEL与CMOS专用集成电路进行多芯片组装（MCM），混合集成为16信道VCSEL光发射功能模块。测试过程中，功能模块的光电特性及其均匀性良好，测量的-3dB频带芝宽度大于2GHz。

倒装焊组装的光电混合集成RCE探测器面阵

报道了一种可用于并行光传输系统的64 * 64光探测器面阵。器件结构采用谐振腔增强型（RCE），吸收区由3层InGaAs/GaAs量子阱构成，谐振腔是由2组多层布拉格反射镜组成，工作波长位于980 nm。该器件利用倒装焊技术，将GaAs基的谐振腔增强型光探测器面阵与相应的Si基标准CMOS集成电路混合集成在一起，形成具备64 * 64路光并行接收及处理的大规模光电集成探测器面阵器件，并对光探测器面阵的主要特性进行了测试，测试结构显示该面阵具有均匀的电特性，反向偏压均大于14 V，暗电流约为10 nA数量级。

微光电子集成灵巧象素器件

采用MBE生长出大周期GaAs/AlGaAs多量子阱外延材料，研制了适用于倒装焊结构的自电光效应器件列阵，并与Si CMOS电路通过倒装焊工艺集成为微光电子集成灵巧象素器件。通过对光电特性测试表明，器件具有良好的光探测和光调制性能。

薄层SOS薄膜材料外延生长及其器件应用(英文)

亚微米CMOS/SOS器件发展对高质量的100--200纳米厚度的薄层SOS薄膜提出了更高的要求。实验证实：采用CVD方法生长的原生SOS薄膜的晶体质量可以通过固相外延工艺得到明显改进。该工艺包括：硅离子自注入和热退火。X射线双晶衍射和器件电学测量表明：多晶化的SOS薄膜固相外延生长导致硅外延层晶体质量改进和载流子迁移率提高。固相外延改进的薄层SOS薄膜材料能够应用于先进的CMOS电路。

SOI集成光电子器件

Silicon-on-insulator (SOI)集成光电子器件的工艺与标准CMOS工艺完全兼容，采用SOI技术可以实现低成本的整片集成光电子回路。文章回顾了近几年来SOI集成光电子器件的发展以及一些最新的研究进展。

Scan test in 18x8 bits Booth Coding-Wallace Tree multiplier

Scan test can be inserted around hard IP cores that have not been designed with DFT approaches. An 18x18 bits Booth Coding-Wallace Tree multiplier has been designed with full custom approach with 0.61 m CMOS technology. When we reuse the multiplier in another chip, scan chain has been inserted around it to increase the fault coverage. After scan insertion, the multiplier needs 4.7% more areas and 24.4% more delay time, while the fault coverage reaches to 95%.

VCSEL based optoelectronic multiple chip modules

We report on optoelectronic multiple chip modules, consisting of vertical cavity surface emitting laser(VCSEL), photodetector and 1.2 mum CMOS electronic circuit, The hybrid integrated components operate at a date rate of 155Mb/s, which could be used in optical interconnects for multiple computers.

Multiple quantum well self electro-optic effect devices for optoelectronic smart pixels

The investigations on GaAs/AlGaAs multiple quantum well self electro-optic effect device (SEED) arrays for optoelectronic smart pixels are reported. The hybrid integration of GaAs/AlGaAs multiple quantum well devices flip-chip bonding directly over 1 mu m silicon CMOS circuits are demonstrated. The GaAs/AlGaAs multiple quantum well devices are designed for 850nm operation. The measurement results under applied biases show the good optoelectronic characteristics of elements in SEED arrays. The 4x4 optoelectronic crossbar structure consisting of hybrid CMOS-SEED smart pixels have been designed, which could be potentially used in optical interconnects for multiple processors.