A 12bit 300MHz Current-Steering CMOS D/A Converter

The proposed DAC consists of a unit current-cell matrix for 8MSBs and a binary-weighted array for 4LSBs, trading-off between the precision, speed, and size of the chip. In order to ensure the linearity of the DAC, a double Centro symmetric current matrix is designed by the Q2 random walk strategy. To achieve better dynamic performance, a latch is added in front of the current switch to change the input signal, such as its optimal cross-point and voltage level. For a 12bit resolution,the converter reaches an update rate of 300MHz.

改性的薄SOS膜CMOS器件辐射加固特性

利用注硅固相外延的方法对0.2μm SOS薄硅膜材料进行改性,并制作了单管pMOSFET,nMOSFET及54HC04电路.测量了单管的迁移率,并对样品进行了瞬态辐射实验和总剂量辐射实验,发现用改性后的SOS薄硅膜材料制作的电路,不仅具有同标准0.5μm SOS材料制作的电路相当的动态特性,而且具有很好的抗瞬态辐射能力,并且其抗总剂量辐射能力也达到了很高的水平.

部分耗尽型SOI CMOS模拟电路设计研究

介绍了部分耗尽型SOI MOS器件浮体状态下的Kink效应及对模拟电路的影响.阐述了4种常用体接触方式及其他消除部分耗尽型SOI MOS器件Kink效应的工艺方法,同时给出了部分耗尽型SOIMOSFET工作在浮体状态下时模拟电路的设计方法.

Bandwidth Design for CMOS Monolithic Photoreceiver

A monolithic photoreceiver which consists of a double photodiode (DPD) detector and a regulated cascade(RGC) transimpedance amplifier (TIA) is designed. The small signal circuit model of DPD is given and the band width design method of a monolithic photoreceiver is presented. An important factor which limits the bandwidth of DPD detector and the photoreceiver is presented and analyzed in detail. A monolithic photoreceiver with 1.71GHz bandwidth and 49dB transimpedance gain is designed and simulated by applying a low-cost 0. 6um CMOS process and the test result is given.

1GHz 0.5μm CMOS低噪声放大器的设计

从低噪声放大器(LNA)的设计原理出发,提出并设计了一种工作于1GHz的实用LNA.电路采用共源-共栅的单端结构,用HSPICE软件对电路进行分析和优化.模拟过程中选用的器件采用TSMC 0.5μm CMOS工艺实现.模拟结果表明所设计的LNA功耗小于15mW,增益大于10dB,噪声系数为1.87dB,IIP3大于10dBm,输入反射小于-50dB.可用于1GHz频段无线接收机的前端.

一个10位、50MS/s CMOS折叠流水结构A/D转换器

在0.6μm DPDM标准数字CMOS工艺条件下,实现10位折叠流水结构A/D转换器,使用动态匹配技术,消除折叠预放电路的失调效应;提出基于单向隔离模拟开关的分步预处理,有效压缩了电路规模,降低了系统功耗.在5V电源电压下,仿真结果为:当采样频率为50MSPS时,功耗为120mW,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期,芯片面积1.44mm2.

双异质外延Si/Al_2O_3/Si薄膜制作的CMOS器件

报道了利用高真空MOCVD外延生长γ氧化铝的技术和利用SOS CMOS的成熟工艺制作双异质外延Si/γ-Al2O3/Si单晶薄膜以及用其研制Si/γ-Al2O3/Si CMOS场效应晶体管、Si/γ-Al2O3/Si CMOS集成电路的初步结果.

SOI CMOS模拟集成电路发展概述

从SOI CMOS模拟集成电路(IC)中存在的关键问题--浮体效应--及其影响出发,介绍了在解决浮体效应以后,已实现的有代表性的模拟集成电路的发展状况.特别指出了SOICMOS在实现RF电路及SOC芯片中的优点.

一种CMOS折叠结构ADC中的失调抵消技术

CMOS折叠预放电路的失凋是限制CMOS折叠结构A／D转换器实现高分辨率应用的主要原因之一．文中提出差分对的动态匹配技术改善了折叠预放电路的失调，从而为研制CMOS工艺中的高分辨率折叠结构A／D转换器提供了一种可行方案，并给出了MATLAB和电路仿真的实验结果．

全耗尽CMOS/SOI工艺

对全耗尽CMOS/SOI工艺进行了研究，成功地开发出成套全耗尽CMOS/SOI抗辐照工艺，其关键工艺技术包括：氮化H2-O2合成薄栅氧、双栅和注Ge硅化物等技术，经过工艺设计，获得性能良好的抗辐照CMOS/SOI器件和电路（包括101级环振、2000门门海阵列等）其中，nMOS:Vt=0.7V,Vds=4.5-5.2V,μeff=465cm^2/（V·S），PMOS：Vt=-0.8V,Vds=-5～-6.3V,μeff=264cm^2/(V·S），当工作电压为5V时，0.8μm环振单级延迟为45ps。

与CMOS工艺兼容的硅基光发射器件研究进展

本文概述了近年来该器件的研究与进展，从发光机理、器件研制和应用前景等方面做了详细的叙述。

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准0.6μm CMOS工艺设计了以反向击穿硅p-n结为基础的光发射器件。讨论了该器件的光发射机理。利用商业模拟软件对器件的工作特性进行了模拟，包括器件的正向和反向I-V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等。结果表明该器件是一种很有前途的硅发光器件，在光互连等领域具有广阔的应用前景。

标准CMOS工艺在高速模拟电路和数模混合电路中的应用展望

从速度、集成度、功耗和成本等几个方面深入的分析了利用标准CMOS工艺来设计开发高速模拟器件和混合处理芯片的现状及发展潜力。

基于制作离散性对策的高性能CMOS DAC

基于CMOS器件的离散性机理及误差消除对策，研究了高速、高精度嵌入式CMOS数/模转换器（DAC）IP核的设计与实现。采用行、列独立译码的二次中心对称电流源矩阵结构，优化了电流源开关电路结构与开关次序；利用Cadence的Skill语言独立开发电流源矩阵的版图排序和布线方法。在0.6μm N阱CMOS工艺平台下，12-bitDAC的微分线性误差和积分线性误差分别为1LSB和1.5LSB，在采样率为150MHz、工作电源为3.3V时的平均耗为140mW。流片一次成功，主要性能指标满足设计要求。

CMOS兼容光电单片接收机的模拟与设计

设计了与CMOS工艺兼容的光电单片接收机电路，其中包括光电探测器、前置放大器和主放大器。它采用0.6μm CMOS工艺，可在自血的高阻外延片上使用MPW (multi-project wafer)进行流水。其中光电探测器的工作波长为850nm，响应度为0.2A/W，接收灵敏度为-16dBm，带宽为800MHz，因此适用于VSR(versy short reach)系统。前置放大器采用电流模反馈放大器，主放大器输出为LVDS(low voltage differential signals)电平。通过器件模拟与电路模拟统一的方法将光电探测器与接收机放大电路进行统一模拟，分析了电路的限制因素，并提出了相应的改进方法。