一个10位、50MS/s CMOS折叠流水结构A/D转换器
| Data(s) |
2004
|
|---|---|
| Resumo |
在0.6μm DPDM标准数字CMOS工艺条件下,实现10位折叠流水结构A/D转换器,使用动态匹配技术,消除折叠预放电路的失调效应;提出基于单向隔离模拟开关的分步预处理,有效压缩了电路规模,降低了系统功耗.在5V电源电压下,仿真结果为:当采样频率为50MSPS时,功耗为120mW,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期,芯片面积1.44mm2. 在0.6μm DPDM标准数字CMOS工艺条件下,实现10位折叠流水结构A/D转换器,使用动态匹配技术,消除折叠预放电路的失调效应;提出基于单向隔离模拟开关的分步预处理,有效压缩了电路规模,降低了系统功耗.在5V电源电压下,仿真结果为:当采样频率为50MSPS时,功耗为120mW,输入模拟信号和二进制输出码之间延迟为2.5个时钟周期,芯片面积1.44mm2. 于2010-11-23批量导入 zhangdi于2010-11-23 13:06:03导入数据到SEMI-IR的IR Made available in DSpace on 2010-11-23T05:06:04Z (GMT). No. of bitstreams: 1 4699.pdf: 168186 bytes, checksum: 85c70d705f6a03910c76aa69e8e95d26 (MD5) Previous issue date: 2004 国家高技术研究发展计划资助项目 中国科学院半导体研究所 国家高技术研究发展计划资助项目 |
| Identificador | |
| Idioma(s) |
中文 |
| Fonte |
李志刚;石寅;于云华;刘扬.一个10位、50MS/s CMOS折叠流水结构A/D转换器,半导体学报,2004,25(6):720-725 |
| Palavras-Chave | #微电子学 |
| Tipo |
期刊论文 |
