THE DEPENDENCE OF THE INVERSION LAYER THICKNESS ON THE FILM THICKNESS IN THIN-FILM SOI STRUCTURES

The dependence of the inversion-layer thickness on the film thickness in thin-film SOI structure is analyzed theoretically by using computer simulation. A new concept and parameter, the critical thickness of thin film all-bulk inversion, is introduced for the design of thin-film MOS/SOI devices. It is necessary to select the film thickness T(s1) close to the all-bulk strong inversion critical thickness in order to get high-speed and high-power operation of ultra-thin film MOS/SOI devices.

4×4热光SOI波导开关阵列

设计并制作了阻塞型和完全无阻塞型4×4热光SOI(silicon-on-insulator)波导开关阵列.开关单元采用了多模干涉耦合器(MMI)-MZI(Mach-Zehnder intederometer)结构的2×2光开关.阻塞型光开关附加损耗为4.8～5.4 dB,串扰为-21.8 dB～-14.5 dB.完全无阻塞型光开关阵列附加损耗为6.6～9.6 dB,串扰为-25.8～-16.8 dB.两者的消光比都在17～25 dB内变化,开关单元功耗小于230 mW.器件的开关时间小于3μs.功耗和开关速度都明显优于SiO_2基和聚合物基的开关阵列.

高阶布拉格光栅在SOI脊形波导上的光刻制作

在SOI脊形波导上通过光刻的方法制作了高阶布拉格光栅.采用顶层Si厚为2μm的SOI基片,通过半导体芯片制备中的光刻工艺,在脊高为935 nm,波导宽度为2μm的脊形波导上,分别制作了刻蚀深度为565 nm和935 nm的起伏型高阶布拉格光栅,测试表明,在1540～1640 nm波长范围内,得到了大于10 dB的消光比,实现了高阶布拉格光栅在SOI脊形波导上的滤波效果.理论和实验都证明了光栅刻蚀深度的增大将有利于增加高阶布拉格光栅的耦合系数,以及光栅周期数的增加会引起更大的光栅损耗.

基于SOI硅片的硅微电极制作与评估

采用微机电系统(MEMS)工艺方法制作了基于SOI衬底的七通道硅微电极,用于视神经视觉修复.通过噪声分析确定了硅微电极的金属暴露位点的几何尺寸.优化设计了硅微电极的几何结构,以便于减小植入损伤.阻抗测试结果表明,当测试电压为50mVpp时,1kHz频率下,微电极的单通道阻抗为2.3MQ,适用于神经电信号记录.在体实验结果表明,动物初级视皮层记录到的神经电信号幅度为8μV.

8×8重排无阻塞型SOI热光波导开关阵列

设计并制作了一种重排无阻塞型的8×8 SOI热光波导开关阵列。开关单元采用了MM I-MZI结构的2×2光开关。整个器件的开关时间约为2μs。器件中开关单元功耗小于240mW。消光比在17~22dB范围内变化。功耗和开关速度都明显优于SiO2基和聚合物基的开关阵列。

Triplexers Based on SOI Flattop AWGs

Triplexers are designed based on SOl flattop arrayed waveguide gratings （AWGs）. Three wavelengths （1310, 1490,and 1550nm） operate at three diffraction orders of AWGs. Simulation shows that the 3dB bandwidth,crosstalk, and loss are 6nm,less than -40dB, and 5dB, respectively. The output optical fields of the device fabricated in our laboratory are clear and show a good triplexing function.

一种新型2*2 SOI热光开关

设计并制作了一种新型的SOI 2×2马赫-曾德(MZ)热光开关.这种光开关采用了深刻蚀结构的配对多模干涉耦合器,同时,为了保证单模传输和调制,在连接波导和调制臂区域采用了浅刻蚀结构.深刻蚀结构增强了多模干涉耦合器对光场的限制,有利于自映像质量的提高,从而减少了自映像损耗和不均衡度,同时也提高了制作容差.基于强限制配对干涉耦合器的新型热光开关,其插入损耗为-11.0 dB,其中包括光纤-波导耦合损耗-4.3 dB,上升和下降开关时间分别为3.5μs和8.8μs.

SIMOX SOI埋氧注氮工艺对埋氧中固定正电荷密度的影响

在SIMOX SOI材料的埋氧中注氮是为了增强该类材料的抗辐射能力.通过C-V研究表明,对于埋氧层为150 nm的SIMOX SOI材料来说,当在其埋氧中注入4×10~(15)cm~(-2)剂量的氮后,与未注氮埋氧相比,注氮埋氧中的固定正电荷密度显著增加了;而对于埋氧层为375 nm的SIMOX SOI材料来说,当注氮剂量分别为2×10~(15)cm~(-2)和3×10~(15)cm~(-2)时,并未发现埋氧中固定正电荷密度的增加.所有SIMOX注氮后的退火条件是完全相同的.通过SIMS分析,将薄埋氧中固定正电荷密度的增加归结为注氮后的退火所引起的氮在埋氧与Si界面附近的积累.同时还发现,未注氮埋氧中的固定正电荷密度是非常小的.这意味着通常情况下在热生长SiO_2膜中大量存在的氧化物电荷,其数量在SIMOX埋氧中则要相对少得多.

基于薄膜SOI材料的GaN外延生长应力释放机制

本文研究了SOI衬底上采用MOCVD方法生长GaN材料的应力释放机制.采用SIMOX工艺制备的具有薄膜顶层硅的SOI材料作为外延生长的衬底材料,采用MOSS在位检测系统以及拉曼测试作为GaN内部应力的表征手段.结果表明,SOI材料对硅基GaN异质外延中的晶格失配应力和热应力的释放都有显著作用.薄膜SOI材料通过顶层硅与外延层的界面滑移,将一部分晶格失配应力通过界面的滑移释放,并且通过柔性薄膜顶层硅自身的应力吸收作用,将一部分热失配应力转移到衬底,从而有效地降低了GaN外延层的张应力.

SOI纳米线波导和相关器件研究进展

SOI纳米线波导具有对光场限制作用强、传输损耗低、弯曲半径小、集成度高、与传统CMOS工艺兼容等优点,采用SOI纳米线波导能够大大缩小光子器件的长度和面积,提高器件工作速度和效率,降低器件功耗.介绍了SOI纳米线波导在模式、损耗、偏振等方面与传统大尺寸硅基波导所表现出来的不同特性,评述了当前关于SOI纳米线波导和基于SOI纳米线波导光子器件的最新研究进展.

SOI基光耦合器研究进展

文章综述了国内外光耦合器的最新研究进展，着重介绍了目前耦合效率最高（55％），且与偏振无关的双光栅辅助定向耦合器的工艺流程、结构性能以及进一步提高耦合效率的可行性。

SOI光波导高速电光调制器的研究进展

介绍了不同截面大小的SOI(silicon-on-insulator)波导单模条件,详细描述了几种降低传输损耗,消除偏振相关,提高耦合效率的技术手段.分析比较了一种带有MOS(metal-oxide-semiconductor)电容结构和一种具有微环结构的高速电光调制器,其调制频率分别达到10和1.5GHz.

Comparison of Loss and Crosstalk Characteristics of SOI Based Intersecting Waveguides with Different Bend Structures

By means of two dimension beam propagation method (2D-BPM) with high order Pade approximation, behaviors of SOI waveguide based bend intersections with variant bending radius are simulated and analized. The result shows that crosstalk of intersections decreases with the increase of bending radius and intersecting angle. Furthermore, loss and crosstalk characteristics of bend intersections formed by sine bend, cosine bend and arc bend are compared. Sine bend based structures are proved that it can present lowest loss and smallest crosstalk properties among the three and may find their wide application in the design of bend intersections and other more complicated photonic devices and circuits.

Total Dose Radiation-Hard 0. SOI CMOS Transistors and ASIC

This paper presents the total dose radiation performance of 0. S^m SOI CMOS devices fabricated with full dose SIMOX technology. The radiation performance is characterized by threshold voltage shifts and leakage currents of transistors and standby currents of ASIC as functions of the total dose up to 500krad(Si) .The experimental results show that the worst case threshold voltage shifts of front channels are less than 320mV for pMOS transistors under off-gate radiation bias at lMrad(Si) and less than 120mV for nMOS transistors under on-gate radiation bias. No significant radiation-induced leakage current is observed in transistors to lMrad(Si). The standby currents of ASIC are less than the specification of 5μA over the total dose range of 500krad(Si).