Uma Arquitetura de Hardware para estimação de movimento aplicada à compressão de vídeo digital

A tarefa de estimação de movimento, utilizada na compressão de vídeo digital, é normalmente realizada em hardware por processador dedicado, uma vez que demanda expressiva capacidade computacional. Este trabalho propõe e desenvolve uma arquitetura de hardware para realizar o cálculo dos vetores de movimento no contexto de compressão de vídeo digital. Essa arquitetura para estimação de movimento é composta pelos blocos: interface de entrada e saída (E/S), matriz de processamento com 64 elementos de processamento, unidade de comparação e unidade de controle. A arquitetura foi descrita em linguagem VHDL de maneira que o número de bits utilizados para representação da luminância dos pontos é configurável. A partir desta descrição, foi gerado um protótipo para dados representados em 4 bits utilizando um kit de desenvolvimento baseado no dispositivo FPGA XC2S150 da Xilinx. Para validação do algoritmo e da arquitetura implementada, além da simulação, foi desenvolvido um software para plataforma PC capaz de exercitar as funcionalidades do protótipo. O PC é utilizado como dispositivo controlador de E/S para esta validação, na qual uma implementação do algoritmo em software e outra em linguagem de descrição de hardware são comparadas. A máxima freqüência de trabalho do protótipo, estimada por simulação da arquitetura mapeada no FPGA XC2S150, é de 33 MHz. A esta freqüência o núcleo da arquitetura paralela de 64 elementos de processamento realiza cerca de 2,1 GOps (bilhões de operações inteiras por segundo). Esta arquitetura de hardware calcula os vetores de movimento para vídeo no formato 640x480 pontos à taxa de 107,32 quadros por segundo, ou um quadro a cada 9,3 ms. A arquitetura implementada para luminânica em 4 bits ocupa 16 pinos de E/S, 71,1% dos blocos lógicos do FPGA e 83,3% dos blocos de memória disponíveis no dispositivo XC2S150.

Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware

Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para gerar as funções booleanas e tabelas de transição de estado para que se possa, finalmente, mapeá-las num FPGA (Morris et al., 2000) (Soto and Pereira, 2001). A arquitetura proposta possui blocos lógicos reconfiguráveis desenvolvidos exclusivamente para a implementação dos lugares e das transições da rede, não sendo necessária a descrição da rede em níveis de abstração intermediários e nem a utilização de um processo de síntese para realizar o mapeamento da rede na arquitetura. A arquitetura permite o mapeamento de modelos de Redes de Petri com diferenciação entre as marcas e associação de tempo no disparo das transições, sendo composta por um arranjo de processadores reconfiguráveis, cada um dos quais representando o comportamento de uma transição da Rede de Petri a ser mapeada e por um sistema de comunicação, implementado por um conjunto de roteadores que são capazes de enviar pacotes de dados de um processador reconfigurável a outro. A arquitetura proposta foi validada num FPGA de 10.570 elementos lógicos com uma topologia que permitiu a implementação de Redes de Petri de até 9 transições e 36 lugares, atingindo uma latência de 15,4ns e uma vazão de até 17,12GB/s com uma freqüência de operação de 64,58MHz.

Caixa dos estímulos para o ensino pré-escolar

Dissertação de Mestrado para obtenção do grau de Mestre em Design de Comunicação, apresentada na Universidade de Lisboa - Faculdade de Arquitectura.

Tecnologías actuales para dispositivos lógicos programables

Gran parte de los circuitos integrados de aplicación específica actuales se desarrollan sobre dispositivos lógicos programables (PLD). Los fabricantes ofrecen diferentes tecnologías programables, algunas de ellas admiten la reconfiguración de los diseños, incluso en tiempo de operación, mientras que otras pueden configurarse una única vez (tecnologías fusibles y antifusibles). En el trabajo se analizarán las diferentes familias de dispositivos y sus tecnologías, con especial atención en su capacidad de integración y consumo. Asimismo se realizarán diseños simples con alguna de ellas.

Manual prático de construção e montagem: blocos.

2009

Desarrollo de procesos lógicos en Maloka

Presentamos como ejemplos dos de los talleres propuestos desde uno de los proyectos de práctica educativa de la Licenciatura en matemáticas de la Universidad Pedagógica Nacional en Maloka, basados en los insumos con los que cuenta este espacio de educación no formal, en particular las mesas de Matemática 2000, a partir de los cuales esperamos contribuir conjuntamente al desarrollo de procesos lógicos en los ciudadanos colombianos que los desarrollen.

Fundamentos lógicos de la programación declarativa

El objetivo del artículo es el estudio de los fundamentos lógicos que están en la base de gran cantidad de sistemas de razonamiento automático, y que suponen una estrategia computacionalmente viable para la demostración de teoremas o el diseño de motores inferenciales (Prolog). En concreto se presenta la forma clausal. en tanto que formalismo para la representación de conocimiento, y el principio de resolución, como mecanismo inferencia! que asegura la completud y corrección lógicas.

Cartografia e avaliação geotécnica de blocos rochosos em plataformas costeiras (Gaia, NW Portugal)

Mestrado em Engenharia Geotécnica e Geoambiente

O regime dialógico na obra de João César Monteiro: matérias e conteúdos de uma prática subversiva

Tese apresentada para cumprimento dos requisitos necessários à obtenção do grau de Doutor em Ciências da Comunicação - Comunicação e Linguagem

Lecciones elementales de lógica deductiva e inductiva : con gran copia de preguntas y de ejemplos, y con un vocabulario de términos lógicos

UANL

Jocs lògics : com raonar lúdicament-lúcidament. 'Juegos lógicos : cómo razonar lúdicamente-lúcidamente'.

Resumen tomado parcialmente de la propia publicación

Influencia del lenguaje afirmativo-negativo en el uso de conectores lógicos.

Resumen de la revista

Indagación sobre esquemas de razonamientos lógicos en alumnos que acceden a la facultad de ciencias agropecuarias.

Esta investigación educativa trata de analizar las causas del fracaso de los estudiantes que cursan la materia Química General e Inorgánica en dos aspectos importantes: el bajo rendimiento académico manifestado por los alumnos, medido en términos de falta de estudio, dificultad para aprender los conceptos más abstractos y un alto porcentaje de alumnos que no aprueban evaluaciones con aplicaciones de conceptos; la baja retención, por parte de los alumnos, de conceptos desarrollados y evaluados durante el curso. La mayor parte de los alumnos cursa la materia con el único incentivo de aprobarla con un mínimo esfuerzo, es decir estudiando Química fuera del aula y sólo ante una evaluación. Los docentes son conscientes de que a un número importante de alumnos les resulta difícil el aprendizaje de los contenidos de la materia e incomprensibles. Es cierto afirmar que tanto los contenidos como los tratamientos de estas asignaturas como los tratamientos que el docente realiza sobre ellos, requieren del alumno un alto grado de abstracción. Parece ser que la estructura conceptual de la Química no brinda al estudiante un marco adecuado para la adquisición y apropiación de los conceptos químico, al ser una asignatura que presenta un campo de conocimiento complejo.

Ejercicios lógicos y prenuméricos.

La educación preescolar es una educación integral del niño, que realiza todo tipo de ejercicios: sensoriales, de observación, de reflexión, de lenguaje y muchos más, y todos ellos ayudan al conocimiento lógico-numérico. Por otra parte, conviene dejar clara que la finalidad de estos ejercicios lógicos y prenuméricos es la adquisición de un método objetivo de pensamiento. En consecuencia, y de acuerdo con los estudios que dividen en cuatro fases el proceso de elaboración de la noción de número en el niño, se marcan unos objetivos específicos y unas actividades determinadas para cada una de las etapas del nivel de preescolar: el Jardín de Infancia y la Escuela de Párvulos.