Projecto de um conversor redutor CC-CC comutado para SoC

A evolução da tecnologia CMOS tem possibilitado uma maior densidade de integração de circuitos tornando possível o aumento da complexidade dos sistemas. No entanto, a integração de circuitos de gestão de potência continua ainda em estudo devido à dificuldade de integrar todos os componentes. Esta solução apresenta elevadas vantagens, especialmente em aplicações electrónicas portáteis alimentadas a baterias, onde a autonomia é das principais características. No âmbito dos conversores redutores existem várias topologias de circuitos que são estudadas na área de integração. Na categoria dos conversores lineares utiliza-se o LDO (Low Dropout Regulator), apresentando no entanto baixa eficiência para relações de conversão elevadas. Os conversores comutados são elaborados através do recurso a circuitos de comutação abrupta, em que a eficiência deste tipo de conversores não depende do rácio de transformação entre a tensão de entrada e a de saída. A diminuição física dos processos CMOS tem como consequência a redução da tensão máxima que os transístores suportam, impondo o estudo de soluções tolerantes a “altatensão”, com o intuito de manter compatibilidade com tensões superiores que existam na placa onde o circuito é incluído. Os sistemas de gestão de energia são os primeiros a acompanhar esta evolução, tendo de estar aptos a fornecer a tensão que os restantes circuitos requerem. Neste trabalho é abordada uma metodologia de projecto para conversores redutores CCCC comutados em tecnologia CMOS, tendo-se maximizado a frequência com vista à integração dos componentes de filtragem em circuito integrado. A metodologia incide sobre a optimização das perdas totais inerentes à comutação e condução, dos transístores de potência e respectivos circuitos auxiliares. É apresentada uma nova metodologia para o desenvolvimento de conversores tolerantes a “alta-tensão”.

The development of a scale to measure concepts of schizophrenia: experience among Brazilian psychiatrists

INTRODUCTION: Among psychiatric disorders schizophrenia is often said to be the condition with the most disputed definition.The Bleulerian and Schneiderian approaches have given rise to diagnostic formulations that have varied with time and place. Controversies over the concept of schizophrenia were examined within European/North American settings in the early 1970s but little has since been reported on the views of psychiatrists in developing countries. In Brazil both concepts are referred to in the literature. A scale was developed to measure adherence to Bleulerian and Schneiderian concepts among psychiatrists working in S. Paulo. METHODOLOGY: A self-reported questionnaire comprising seventeen visual analogue-scale statements related to Bleulerian and Schneiderian definitions of Shizophrenia, plus sociodemographic and training characteristics, was distributed to a non-randomised sample of 150 psychiatrists. The two sub-scales were assessed by psychometric methods for internal consistency, sub-scale structure and test-retest reliability. Items selected according to internal consistency were examined by a two-factor model exploratory factor analysis. Intraclass correlation coefficients described the stability of the scale. RESULTS: Replies were received from 117 psychiatrists (mean age 36 (SD 7.9)), 74% of whom were made and 26% female. The Schneiderian scale showed better overall internal consistency than the Bleulerian scale. Intra-class correlation coefficients for test-retest comparisons were between 0.5 and 0.7 for Schneiderian items and 0.2 and 0.7 for Bleulerian items. There was no negative association between Bleulerian and Schneiderian scale scores, suggesting that respondents may hold both concepts. Place of training was significantly associated with the respondent's opinion; disagreement with a Bleulerian standpoint predominated for those trained at the University of S. Paulo. CONCLUSIONS: The less satisfactory reliability for the Bleulerian sub-scale limits confidence in the whole scale but on the other hand this questionnaire contributes to the understanding of the controversy over Bleulerian and Schneiderian models for conceptualisation of schizophrenia, the former requiring more inference and therefore being prone to unreliability.

Power Electronics Didactic Modules for Direct Current Machine Control

Several didactic modules for an electric machinery laboratory are presented. The modules are dedicated for DC machinery control and get their characteristic curves. The didactic modules have a front panel with power and signal connectors and can be configurable for any DC motor type. The three-phase bridge inverter proposed is one of the most popular topologies and is commercially available in power package modules. The control techniques and power drives were designed to satisfy static and dynamic performance of DC machines. Each power section is internally self-protected against misconnections and short-circuits. Isolated output signals of current and voltage measurements are also provided, adding versatility for use either in didactic or research applications. The implementation of such modules allowed experimental confirmation of the expected performance.

Projecto de um regulador linear de tensão: LDO

Os reguladores de tensão LDO são utilizados intensivamente na actual indústria de electrónica, são uma parte essencial de um bloco de gestão de potência para um SoC. O aumento de produtos portáteis alimentados por baterias levou ao crescimento de soluções totalmente integradas, o que degrada o rendimento dos blocos analógicos que o constituem face às perturbações introduzidas na alimentação. Desta forma, surge a necessidade de procurar soluções cada vez mais optimizadas, impondo assim novas soluções, e/ou melhoramentos dos circuitos de gestão de potência, tendo como objectivo final o aumento do desempenho e da autonomia dos dispositivos electrónicos. Normalmente este tipo de reguladores tem a corrente de saída limitada, devido a problemas de estabilidade associados. Numa tentativa de evitar a instabilidade para as correntes de carga definidas e aumentar o PSRR do mesmo, é apresentado um método de implementação que tem como objectivo melhorar estas características, em que se pretende aumentar o rendimento e melhorar a resposta à variação da carga. No entanto, a técnica apresentada utiliza polarização adaptativa do estágio de potência, o que implica um aumento da corrente de consumo. O regulador LDO foi implementado na tecnologia CMOS UMC 0.18μm e ocupa uma área inferior a 0,2mm2. Os resultados da simulação mostram que o mesmo suporta uma transição de corrente 10μA para 100mA, com uma queda de tensão entre a tensão de alimentação e a tensão de saída inferior a 200mV. A estabilidade é assegurada para todas as correntes de carga. O tempo de estabelecimento é inferior a 6μs e as variações da tensão de saída relativamente a seu valor nominal são inferiores a 5mV. A corrente de consumo varia entre os 140μA até 200μA, o que permite atingir as especificações proposta para um PSRR de 40dB@10kHz.

Conectividade estrutural do cérebro

Mestrado em Radiações Aplicadas às Tecnologias da Saúde. Área de especialização: Ressonância Magnética

Evaluation of a program to reduce back pain in nursing personnel

OBJECTIVE: To evaluate the effectiveness of a program designed to reduce back pain in nursing aides. METHODS: Female nursing aides from a university hospital who had suffered episodes of back pain for at least six months were included in the study. Participants were randomly divided into a control group and an intervention group. The intervention program involved a set of exercises and an educational component stressing the ergonomic aspect, administered twice a week during working hours for four months. All subjects answered a structured questionnaire and the intensity of pain was assessed before and after the program using a visual analogue scale (VAS). Student's t-test or the Wilcoxon Rank Sum Test for independent samples, and Chi-square test or the Exact Fisher test for categorical analysis, were used. The McNemar test and the Wilcoxon matched pairs test were used to compare the periods before and after the program. RESULTS: There was a statistically significant decrease in the frequency of cervical pain in the last two months and in the last seven days in the intervention group. There was also a reduction in cervical pain intensity in the two periods (2 months, 7 days) and lumbar pain intensity in the last 7 days. CONCLUSIONS: The results suggest that a program of regular exercise with an emphasis on ergonomics can reduce musculoskeletal symptoms in nursing personnel.

Codificador JPEG baseado em FPGA

O presente trabalho consiste na implementação em hardware de unidades funcionais dedicadas e optimizadas, para a realização das operações de codificação e descodificação, definidas na norma de codificação com perda Joint Photographic Experts Group (JPEG), ITU-T T.81 ISO/IEC 10918-1. Realiza-se um estudo sobre esta norma de forma a caracterizar os seus principais blocos funcionais. A finalidade deste estudo foca-se na pesquisa e na proposta de optimizações, de forma a minimizar o hardware necessário para a realização de cada bloco, de modo a que o sistema realizado obtenha taxas de compressão elevadas, minimizando a distorção obtida. A redução de hardware de cada sistema, codificador e descodificador, é conseguida à custa da manipulação das equações dos blocos Forward Discrete Cosine Transform (FDCT) e Quantificação (Q) e dos blocos Forward Discrete Cosine Transform (IDCT) e Quantificação Inversa (IQ). Com as conclusões retiradas do estudo e através da análise de estruturas conhecidas, descreveu-se cada bloco em Very-High-Speed Integrated Circuits (VHSIC) Hardware Description Language (VHDL) e fez-se a sua síntese em Field Programmable Gate Array (FPGA). Cada sistema implementado recorre à execução de cada bloco em paralelo de forma a optimizar a codificação/descodificação. Assim, para o sistema codificador, será realizada a operação da FDCT e Quantificação sobre duas matrizes diferentes e em simultâneo. O mesmo sucede para o sistema descodificador, composto pelos blocos Quantificação Inversa e IDCT. A validação de cada bloco sintetizado é executada com recurso a vectores de teste obtidos através do estudo efectuado. Após a integração de cada bloco, verificou-se que, para imagens greyscale de referência com resolução de 256 linhas por 256 colunas, é necessário 820,5 μs para a codificação de uma imagem e 830,5 μs para a descodificação da mesma. Considerando uma frequência de trabalho de 100 MHz, processam-se aproximadamente 1200 imagens por segundo.

Digital radiography detectors: a technical overview

Developments in digital detector technologies have been taking place and new digital technologies are available for clinical practice. This chapter is intended to give a technical state-of-the-art overview about computed radiography (CR) and digital radiography (DR) detectors. CR systems use storage-phosphor image plates with a separate image readout process and DR technology converts X-rays into electrical charges by means of a readout process using TFT arrays. Digital detectors offer several advantages when compared to analogue detectors. The knowledge about digital detector technology for use in plain radiograph examinations is thus a fundamental topic to be acquired by radiology professionals and students. In this chapter an overview of digital radiography systems (both CR and DR) currently available for clinical practice is provided.

A DC-DC Step-Up mu-Power Converter for Energy Harvesting Applications, Using Maximum Power PointTracking, Based on Fractional Open Circuit Voltage

A DC-DC step-up micro power converter for solar energy harvesting applications is presented. The circuit is based on a switched-capacitorvoltage tripler architecture with MOSFET capacitors, which results in an, area approximately eight times smaller than using MiM capacitors for the 0.131mu m CMOS technology. In order to compensate for the loss of efficiency, due to the larger parasitic capacitances, a charge reutilization scheme is employed. The circuit is self-clocked, using a phase controller designed specifically to work with an amorphous silicon solar cell, in order to obtain themaximum available power from the cell. This will be done by tracking its maximum power point (MPPT) using the fractional open circuit voltage method. Electrical simulations of the circuit, together with an equivalent electrical model of an amorphous silicon solar cell, show that the circuit can deliver apower of 1132 mu W to the load, corresponding to a maximum efficiency of 66.81%.

A Step-up mu-Power Converter for Solar Energy Harvesting Applications, using Hill Climbing Maximum Power Point Tracking

This paper presents a step-up micro-power converter for solar energy harvesting applications. The circuit uses a SC voltage tripler architecture, controlled by an MPPT circuit based on the Hill Climbing algorithm. This circuit was designed in a 0.13 mu m CMOS technology in order to work with an a-Si PV cell. The circuit has a local power supply voltage, created using a scaled down SC voltage tripler, controlled by the same MPPT circuit, to make the circuit robust to load and illumination variations. The SC circuits use a combination of PMOS and NMOS transistors to reduce the occupied area. A charge re-use scheme is used to compensate the large parasitic capacitors associated to the MOS transistors. The simulation results show that the circuit can deliver a power of 1266 mu W to the load using 1712 mu W of power from the PV cell, corresponding to an efficiency as high as 73.91%. The simulations also show that the circuit is capable of starting up with only 19% of the maximum illumination level.

A marcha humana: circuitos neuronais entre estruturas corticais vs sub-corticais

As conexões entre os níveis corticais e sub-corticais na activação da marcha Humana carecem de discussão. As alterações da marcha por lesão no território da Artéria Cerebral Média (ACM) podem ser explicadas pela disfunção de circuitos neuronais dos Núcleos da Base ao córtex e Núcleos Pedúnculo-Pontino. Este trabalho tem como objectivo identificar os percursos anatómicos das principais conexões entre as estruturas encefálicas referidas no território da ACM. Com base na topografia das conexões neuronais, é aceitável que as alterações da marcha sejam explicadas por alterações na função dos Núcleos da Base, através das suas conexões, enquanto moduladores da actividade motora.

Análogos do neuropéptido Y marcados com 99mTc para detecção de receptores Y1 expressos no cancro da mama

Mestrado em Medicina Nuclear. Área de especialização: Radiofarmácia.

Prevalência de dor cervical e incapacidade funcional na Escola Superior de Tecnologia da Saúde do Porto

A dor cervical é cada vez mais um problema comum e incapacitante nos países industrializados. O objectivo do estudo foi determinar a prevalência de dor cervical nos últimos seis meses, intensidade da dor e incapacidade funcional em indivíduos com dor cervical. O estudo do tipo observacional, descritivo e transversal. Amostra constituída por alunos, docentes, administrativos e auxiliares da ESTSP (n=285). Os instrumentos utilizados foram: questionário de caracterização da amostra, escala visual analógica e Neck Disability Index. A prevalência de dor cervical foi elevada e a dor classificada como moderada. A incapacidade funcional variou entre ligeira e moderada.

Efetividade do Pnf-Chi® na funcionalidade do membro superior e na qualidade de vida, em mulheres submetidas a tratamento cirúrgico por cancro da mama

Mestrado em Fisioterapia.

A Voltage Limiter Circuit for Indoor Light Energy Harvesting Applications

A voltage limiter circuit for indoor light energy harvesting applications is presented. This circuit is a part of a bigger system, whose function is to harvest indoor light energy, process it and store it, so that it can be used at a later time. This processing consists on maximum power point tracking (MPPT) and stepping-up, of the voltage from the photovoltaic (PV) harvester cell. The circuit here described, ensures that even under strong illumination, the generated voltage will not exceed the limit allowed by the technology, avoiding the degradation, or destruction, of the integrated die. A prototype of the limiter circuit was designed in a 130 nm CMOS technology. The layout of the circuit has a total area of 23414 mu m(2). Simulation results, using Spectre, are presented.