Projecto de um regulador linear de tensão: LDO

Os reguladores de tensão LDO são utilizados intensivamente na actual indústria de electrónica, são uma parte essencial de um bloco de gestão de potência para um SoC. O aumento de produtos portáteis alimentados por baterias levou ao crescimento de soluções totalmente integradas, o que degrada o rendimento dos blocos analógicos que o constituem face às perturbações introduzidas na alimentação. Desta forma, surge a necessidade de procurar soluções cada vez mais optimizadas, impondo assim novas soluções, e/ou melhoramentos dos circuitos de gestão de potência, tendo como objectivo final o aumento do desempenho e da autonomia dos dispositivos electrónicos. Normalmente este tipo de reguladores tem a corrente de saída limitada, devido a problemas de estabilidade associados. Numa tentativa de evitar a instabilidade para as correntes de carga definidas e aumentar o PSRR do mesmo, é apresentado um método de implementação que tem como objectivo melhorar estas características, em que se pretende aumentar o rendimento e melhorar a resposta à variação da carga. No entanto, a técnica apresentada utiliza polarização adaptativa do estágio de potência, o que implica um aumento da corrente de consumo. O regulador LDO foi implementado na tecnologia CMOS UMC 0.18μm e ocupa uma área inferior a 0,2mm2. Os resultados da simulação mostram que o mesmo suporta uma transição de corrente 10μA para 100mA, com uma queda de tensão entre a tensão de alimentação e a tensão de saída inferior a 200mV. A estabilidade é assegurada para todas as correntes de carga. O tempo de estabelecimento é inferior a 6μs e as variações da tensão de saída relativamente a seu valor nominal são inferiores a 5mV. A corrente de consumo varia entre os 140μA até 200μA, o que permite atingir as especificações proposta para um PSRR de 40dB@10kHz.

Montado The LDO voltage regulators are used extensively in the electronics industry today, are an essential part of a block of power management for a SoC. The increase in products portable powered by batteries lead the growth of fully integrated solutions, which degrades the performance of analog blocks that constitute it. Thus it is necessary search increasingly optimal solutions, thus imposing new solutions, and / or improvements of power management circuits, with the ultimate aim of increasing the performance and independence of electronic devices. Usually this type of regulators has limited output current due to stability problems associated. In an attempt to solve these problems of stability and to increase the PSRR of them with high efficiency and low power consumption is presented a technique that seeks to improve these characteristics. This technique is aimed at improving the response of load change. However it uses adaptive biasing of the power stage, leadingto an increase in current consumption. The LDO regulator has been implemented in UMC 0.18μm CMOS technology and occupies an area less than 0.2 mm2. The simulation results show that it supports a current transition from 10μA to 100mA, with a voltage drop between the supply voltage and output voltage less than 200mV. Stability is guaranteed for all load currents. The set-up time is less than 6μs and variations of the output voltage for nominal its value is less than 5mV. The current consumption ranges from 140μA to 200μA, which achieves the specifications for the proposed regulator of PSSR 40dB@10kHz.