Projecto de um conversor redutor CC-CC comutado para SoC

A evolução da tecnologia CMOS tem possibilitado uma maior densidade de integração de circuitos tornando possível o aumento da complexidade dos sistemas. No entanto, a integração de circuitos de gestão de potência continua ainda em estudo devido à dificuldade de integrar todos os componentes. Esta solução apresenta elevadas vantagens, especialmente em aplicações electrónicas portáteis alimentadas a baterias, onde a autonomia é das principais características. No âmbito dos conversores redutores existem várias topologias de circuitos que são estudadas na área de integração. Na categoria dos conversores lineares utiliza-se o LDO (Low Dropout Regulator), apresentando no entanto baixa eficiência para relações de conversão elevadas. Os conversores comutados são elaborados através do recurso a circuitos de comutação abrupta, em que a eficiência deste tipo de conversores não depende do rácio de transformação entre a tensão de entrada e a de saída. A diminuição física dos processos CMOS tem como consequência a redução da tensão máxima que os transístores suportam, impondo o estudo de soluções tolerantes a “altatensão”, com o intuito de manter compatibilidade com tensões superiores que existam na placa onde o circuito é incluído. Os sistemas de gestão de energia são os primeiros a acompanhar esta evolução, tendo de estar aptos a fornecer a tensão que os restantes circuitos requerem. Neste trabalho é abordada uma metodologia de projecto para conversores redutores CCCC comutados em tecnologia CMOS, tendo-se maximizado a frequência com vista à integração dos componentes de filtragem em circuito integrado. A metodologia incide sobre a optimização das perdas totais inerentes à comutação e condução, dos transístores de potência e respectivos circuitos auxiliares. É apresentada uma nova metodologia para o desenvolvimento de conversores tolerantes a “alta-tensão”.

The CMOS technology development has enable higher density integrations of circuits, making it possible to increase the systems complexity. However, the integration of power management circuits is still under study due to the external components integration difficulties. This solution has high advantages, especially in portable electronic applications powered by batteries, where autonomy isthe main features. In the DC-DC step-down converters topologies context there are several circuits that are studied in the integration area. In the linear converters category we use the LDO (Low Dropout Regulator), which has low efficiency to high conversion ratios. Buck converters are developed through the use of abrupt switching circuits, and in this case, the efficiency of such converters is independent of transformation ratio between the input and output voltage. The size decrease of the CMOS transistors has reduced the maximum voltage supported by the transistors, which leads to study of “high-voltage” tolerant circuits in order to maintain the compatibility with the circuit board voltages where the integrated circuit is included. The energy management systems are the first to follow this evolution in order to be able to provide the necessary voltages that the remaining circuits require. In this work a design methodology for DC-DC buck converters in CMOS technology is analysed in order to adapt it to the development of “high-voltage” tolerant DC-DC buck converters, where the frequency is maximized in order to integrate the filtering components. This methodologies focus on optimization of the power losses on the power transistors and respective driver circuits.