Decimal Multiplication using compact BCD Multiplier

Decimal multiplication is an integral part offinancial, commercial, and internet-based computations. The basic building block of a decimal multiplier is a single digit multiplier. It accepts two Binary Coded Decimal (BCD) inputs and gives a product in the range [0, 81] represented by two BCD digits. A novel design for single digit decimal multiplication that reduces the critical path delay and area is proposed in this research. Out of the possible 256 combinations for the 8-bit input, only hundred combinations are valid BCD inputs. In the hundred valid combinations only four combinations require 4 x 4 multiplication, combinations need x multiplication, and the remaining combinations use either x or x 3 multiplication. The proposed design makes use of this property. This design leads to more regular VLSI implementation, and does not require special registers for storing easy multiples. This is a fully parallel multiplier utilizing only combinational logic, and is extended to a Hex/Decimal multiplier that gives either a decimal output or a binary output. The accumulation ofpartial products generated using single digit multipliers is done by an array of multi-operand BCD adders for an (n-digit x n-digit) multiplication.

Performance analysis of double digit decimal multiplier on various FPGA logic families

Decimal multiplication is an integral part of financial, commercial, and internet-based computations. This paper presents a novel double digit decimal multiplication (DDDM) technique that performs 2 digit multiplications simultaneously in one clock cycle. This design offers low latency and high throughput. When multiplying two n-digit operands to produce a 2n-digit product, the design has a latency of (n / 2) 1 cycles. The paper presents area and delay comparisons for 7-digit, 16-digit, 34-digit double digit decimal multipliers on different families of Xilinx, Altera, Actel and Quick Logic FPGAs. The multipliers presented can be extended to support decimal floating-point multiplication for IEEE P754 standard

High performance, low latency double digit decimal multiplier on ASIC and FPGA

Decimal multiplication is an integral part of financial, commercial, and internet-based computations. This paper presents a novel double digit decimal multiplication (DDDM) technique that offers low latency and high throughput. This design performs two digit multiplications simultaneously in one clock cycle. Double digit fixed point decimal multipliers for 7digit, 16 digit and 34 digit are simulated using Leonardo Spectrum from Mentor Graphics Corporation using ASIC Library. The paper also presents area and delay comparisons for these fixed point multipliers on Xilinx, Altera, Actel and Quick logic FPGAs. This multiplier design can be extended to support decimal floating point multiplication for IEEE 754- 2008 standard.

Fixed Point Decimal Multiplication Using RPS Algorithm

Decimal multiplication is an integral part of financial, commercial, and internet-based computations. A novel design for single digit decimal multiplication that reduces the critical path delay and area for an iterative multiplier is proposed in this research. The partial products are generated using single digit multipliers, and are accumulated based on a novel RPS algorithm. This design uses n single digit multipliers for an n × n multiplication. The latency for the multiplication of two n-digit Binary Coded Decimal (BCD) operands is (n + 1) cycles and a new multiplication can begin every n cycle. The accumulation of final partial products and the first iteration of partial product generation for next set of inputs are done simultaneously. This iterative decimal multiplier offers low latency and high throughput, and can be extended for decimal floating-point multiplication.

Un análisis comparativo del papel del bucle fonológico versus la agenda visoespacial en el cálculo en niños de 7-8 años = A comparative analysis of the phonological loop versus the visuo-spatial sketchpad in mental arithmetic tasks in 7-8 y.o. children

En esta investigación se ha estudiado la relación entre dos subsistemas de la memoria de trabajo (bucle fonológico y agenda viso-espacial) y el rendimiento en cálculo con una muestra de 94 niños españoles de 7-8 años. Hemos administrado dos pruebas de cálculo diseñadas para este estudio y seis medidas simples de memoria de trabajo (de contenido verbal, numérico y espacial) de la «Batería de Tests de Memoria de Treball» de Pickering, Baqués y Gathercole (1999), y dos pruebas visuales complementarias. Los resultados muestran una correlación importante entre las medidas de contenido verbal y numérico y el rendimiento en cálculo. En cambio, no hemos encontrado ninguna relación con las medidas espaciales. Se concluye, por lo tanto, que en escolares españoles existe una relación importante entre el bucle fonológico y el rendimiento en tareas de cálculo. En cambio, el rol de la agenda viso-espacial es nulo

El papel de la memoria de trabajo en el cálculo mental un cuarto de siglo después de Hitch = The role of working memory in mental arithmetic a quarter of century after Hitch

Desde que Hitch (1978) publicó el primer estudio sobre el rol de la memoria de trabajo en el cálculo han ido aumentando las investigaciones en este campo. Muchos trabajos han estudiado un único subsistema, pero nuestro objetivo es identificar qué subsistema de la memoria de trabajo (bucle fonológico, agenda viso-espacial o ejecutivo central) está más implicado en el cálculo mental. Para ello hemos realizado un estudio correlacional en el que hemos administrado dos pruebas aritméticas y nueve pruebas de la “Bateria de Test de Memòria de Treball” de Pickering, Baqués y Gathercole (1999) a una muestra de 94 niños españoles de 7-8 años. Nuestros resultados indican que el bucle fonológico y sobretodo el ejecutivo central inciden de forma estadísticamente significativa en el rendimiento aritmético

Sailkapen Hamartar Unibertsala eskola curriculumetan : unibertsitatekoak ez diren eskoletako liburutegietan fondoak gaiz gai antolatzeko jarraibideak. 'La Clasificación Decimal Universal en los curriculos escolares'.

Resumen tomado de la web del Departamento de Educación

La Clasificación Decimal Universal en los Currículos Escolares : instrucciones para la organización temática de los fondos bibliográficos de las bibliotecas educativas no universitarias.

Resumen basado en el de la publicación

Número decimal.

Se realiza un estudio sobre el sistema de los números decimales partiendo de la unidad simple. Se aportan algunos ejercicios prácticos con el fin de saber reunir unidades enteras y decimales, representar los números decimales, conocer la lectura de los números decimales, la igualdad y desigualdad de números decimales, y sumar, restar, multiplicar y dividir números decimales.

Construimos los números : descubrimos sus secretos : (didáctica del sistema decimal).

Monográfico con el título: 'Enseñar matemáticas'

Spontaneous Meta-Arithmetic as the First Step Toward School Algebra. 'La meta-aritmética espontánea como el primer paso hacia el álgebra escolar'.

Resumen basado en el de la publicación

Estudio de un alumno con s??ndrome de Down en la comprensi??n del sistema de numeraci??n decimal

Resumen tomado de la publicaci??n

Improvements in the ray tracing of implicit surfaces based on interval arithmetic

Las superfícies implícitas son útiles en muchas áreasde los gráficos por ordenador. Una de sus principales ventajas es que pueden ser fácilmente usadas como primitivas para modelado. Aun asi, no son muy usadas porque su visualización toma bastante tiempo. Cuando se necesita una visualización precisa, la mejor opción es usar trazado de rayos. Sin embargo, pequeñas partes de las superficies desaparecen durante la visualización. Esto ocurre por la truncación que se presenta en la representación en punto flotante de los ordenadores; algunos bits se puerden durante las operaciones matemáticas en los algoritmos de intersección. En este tesis se presentan algoritmos para solucionar esos problemas. La investigación se basa en el uso del Análisis Intervalar Modal el cual incluye herramientas para resolver problemas con incertidumbe cuantificada. En esta tesis se proporcionan los fundamentos matemáticos necesarios para el desarrollo de estos algoritmos.

Multiple meanings of words in arithmetic textbooks

This paper discusses the differences among arithmetic textbooks and how this poses problems for hearing impaired children.

Diagnosis of the difficulties of congenitally deaf children in arithmetic reasoning

This paper examines the difficulties of arithmetic reasoning of hearing impaired children and to determine the value of remedial teaching.