Xilinx XC4000系列FPGA互连资源自动测试软件生成和硬件平台搭建

随着FPGA的发展,FPGA测试技术也得到了很快地发展。因为FPGA的结构和传统专用集成电路有着本质的区别,在FPGA中不能形成可测性设计电路,但它的可编程能力决定了其测试电路可以通过编程的方法来实现。本文讨论了XilinxXC4000系列FPGA中互连资源的自动测试方法。提出了一种新的测试资源坐标定位方法,使得测试软件能够将测试配置转换成器件配置,并搭建了硬件测试平台,实现实体FPGA芯片测试。

基于SRAM的FPGA测试技术研究

半导体芯片的生产制造过程并不是完美无缺的，所有的芯片需要进行针对制造缺陷的测试。随着FPGA芯片规模越来越大，结构越来越复杂，产品测试也越来越困难。在FPGA测试所面临的主要问题是：对CLB、互连资源、IO资源等结构进行数学建模、测试配置算法和测试向量的开发、测试结构的选择、测试平台的搭建等。 本文主要工作及创新点如下： 根据FPGA的可配置逻辑单元的不同组成结构，给出了针对常规逻辑资源给出了8个测试配置达到100%覆盖率，，并提出了基于故障模型的可配置逻辑资源的测试方法，并在硬件测试平台中进行验证，证明了方法的有效性； 根据FPGA互连资源的结构建立模型，并运用着色算法得到测试配置，达到100%的测试覆盖率，并提出了一种测试配置到器件配置的新的转换方法，该方法简单易行。搭建了基于ATE的测试平台，通过这个平台实现了FPGA芯片互连资源测试方法，测试效果良好。 通过XC4000系列FPGA可配置逻辑单元和互连资源测试的研究，我们总结了适合FPGA测试的一般方法，可以应用在任何类型的FPGA测试中。 提出了一种针对开关矩阵多路选择器的测试配置方法和测试向量。并将这种方法推广到芯片级测试配置，提出了一种基于BIST的测试结构。这是因为FPGA芯片的IO端口有限，用BIST结构可以节省IO资源。

基于平台式FPGA 的自重构视频压缩系统研究

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

FPGA中嵌入式可重构SRAM模块的设计和研究

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

FPGA自动化设计方法的研究— 行为模型产生与验证

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

参数化FPGA 设计与验证

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

FPGA 布线结构研究和设计工具软件的实现、优化与验证

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

平台式FPGA 编程与接口电路的设计

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

高性能FPGA芯片自动化设计方法的研究与实现

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

FPGA中嵌入式存储器模块的设计、验证与实现

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

一种复合型FPGA专用综合工具的研究、设计与实现

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-04-13T11:45:31Z

基于FPGA的光纤通信网络路由信号处理器及使用方法

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-06-04T08:36:34Z No. of bitstreams: 1 dspace.cfg: 33388 bytes, checksum: ac9630d3fdb36a155287a049e8b34eb7 (MD5)

基于部分局部互连结构的FPGA逻辑块

Submitted by zhangdi (zhangdi@red.semi.ac.cn) on 2009-06-04T08:36:34Z No. of bitstreams: 1 dspace.cfg: 33388 bytes, checksum: ac9630d3fdb36a155287a049e8b34eb7 (MD5)

多封装FPGA芯片输入输出模块类型自动分配的方法

于AD批量导入至AEzhangdi

The design and verification of FPGA CAD toolset

This paper introduces a complete CAD toolset for the implementation of digital logic in a Field-Programmable Gate Array (FPGA) platform. Compared with existing academic toolsets, this toolset introduces formal verification in each step of the tool flow, especially the formal verification of the configuration bitstream. The FPGA CAD tool verification flow using Formality is presented in detail. Using plug-in technology, we have developed an integrated FPGA design kit to incorporate all tools together.