Estudi comparatiu de la publicació científica de la UPC i l’ETSETB vs. altres universitats d’àmbit europeu (2002-2012)

L'informe es centra en la publicació científica especialitzada en l'àmbit temàtic propi de l'ETSETB: l'enginyeria de telecomunicacions i l'electrònica. Es comparen indicadors bibliomètrics de la UPC i l'ETSETB amb els d'altres universitats europees amb activitat de recerca notable en l'àrea de les telecomunicacions i l'electrònica.

Estudi comparatiu de la publicació científica de la UPC i l’ETSETB vs. altres universitats d’àmbit europeu (2002-2012) : Resum executiu

L'informe es centra en la publicació científica especialitzada en l'àmbit temàtic propi de l'ETSETB: l'enginyeria de telecomunicacions i l'electrònica. Es comparen indicadors bibliomètrics de la UPC i l'ETSETB amb els d'altres universitats europees amb activitat de recerca notable en l'àrea de les telecomunicacions i l'electrònica.

Detección de caídas mediante acelerometría

La detección de caídas mediante un sensor basado en microcontrolador y un sensor de aceleración triaxial, se basa en detectar un patrón en la señal medida por el acelerómetro durante una caída

Power supply noise and logic error probability

Voltage fluctuations caused by parasitic impedances in the power supply rails of modern ICs are a major concern in nowadays ICs. The voltage fluctuations are spread out to the diverse nodes of the internal sections causing two effects: a degradation of performances mainly impacting gate delays anda noisy contamination of the quiescent levels of the logic that drives the node. Both effects are presented together, in thispaper, showing than both are a cause of errors in modern and future digital circuits. The paper groups both error mechanismsand shows how the global error rate is related with the voltage deviation and the period of the clock of the digital system.

Via-configurable transistor array: a regular design technique to improve ICs yield

Process variations are a major bottleneck for digital CMOS integrated circuits manufacturability and yield. That iswhy regular techniques with different degrees of regularity are emerging as possible solutions. Our proposal is a new regular layout design technique called Via-Configurable Transistors Array (VCTA) that pushes to the limit circuit layout regularity for devices and interconnects in order to maximize regularity benefits. VCTA is predicted to perform worse than the Standard Cell approach designs for a certain technology node but it will allow the use of a future technology on an earlier time. Ourobjective is to optimize VCTA for it to be comparable to the Standard Cell design in an older technology. Simulations for the first unoptimized version of our VCTA of delay and energy consumption for a Full Adder circuit in the 90 nm technology node are presented and also the extrapolation for Carry-RippleAdders from 4 bits to 64 bits.

Error probability in synchronous digital circuits due to power supply noise

This paper presents a probabilistic approach to model the problem of power supply voltage fluctuations. Error probability calculations are shown for some 90-nm technology digital circuits.The analysis here considered gives the timing violation error probability as a new design quality factor in front of conventional techniques that assume the full perfection of the circuit. The evaluation of the error bound can be useful for new design paradigms where retry and self-recoveringtechniques are being applied to the design of high performance processors. The method here described allows to evaluate the performance of these techniques by means of calculating the expected error probability in terms of power supply distribution quality.

Voltage fluctuations in IC power supply distribution

The supply voltage decrease and powerconsumption increase of modern ICs made the requirements for low voltage fluctuation caused by packaging and on-chip parasitic impedances more difficult to achieve. Most of the research works on the area assume that all the nodes of the chip are fed at thesame voltage, in such a way that the main cause of disturbance or fluctuation is the parasitic impedance of packaging. In the paper an approach to analyze the effect of high and fast current demands on the on-chip power supply network. First an approach to model the entire network by considering a homogeneous conductive foil is presented. The modification of the timing parameters of flipflops caused by spatial voltage drops through the IC surface are also investigated.

Surface passivation and optical characterization of Al2O3/a-SiCx stacks on c-Si substrates

Postprint (published version)

Microcontroller-based interface circuit for inductive sensors

This work proposes a fully-digital interface circuit for the measurement of inductive sensors using a low-cost microcontroller (µC) and without any intermediate active circuit. Apart from the µC and the sensor, the circuit just requires an external resistor and a reference inductance so that two RL circuits with a high-pass filter (HPF) topology are formed. The µC appropriately excites such RL circuits in order to measure the discharging time of the voltage across each inductance (i.e. sensing and reference) and then it uses such discharging times to estimate the sensor inductance. Experimental tests using a commercial µC show a non-linearity error (NLE) lower than 0.5%FSS (Full-Scale Span) when measuring inductances from 1 mH to 10 mH, and from 10 mH to 100 mH.

Solicitud de verificación de la titulación. Grado en Ingeniería de Sistemas Electrónicos por la Universitat Politècnica de Catalunya ‐ ETSETB

Solicitud de verificación de la titulaciónGrado en Ingeniería de Sistemas Electrónicos por la Universitat Politècnica de Catalunya ‐ ETSETB según el protocolo VERIFICA de la Agencia Nacional de Evaluación de la Calidad y Acreditación.

Solicitud de verificación de la titulación. Grado en Ingeniería Telemática por la Universitat Politècnica de Catalunya ‐ ETSETB

Solicitud de verificación de la titulaciónGrado en Ingeniería Telemática por la Universitat Politècnica de Catalunya ‐ ETSETBsegún el protocolo VERIFICA de la Agencia Nacional de Evaluación de la Calidad y Acreditación.

Solicitud de verificación de la titulación. Grado en Ingeniería de Sistemas de Telecomunicación por la Universitat Politècnica de Catalunya ‐ ETSETB

Solicitud de verificación de la titulaciónGrado en Ingeniería de Sistemas de Telecomunicación por la Universitat Politècnica de Catalunya ‐ ETSETBsegún el protocolo VERIFICA de la Agencia Nacional de Evaluación de la Calidad y Acreditación.

Solicitud de verificación de la titulación. Grado en Ciencias y Tecnologías de Telecomunicación por la Universitat Politècnica de Catalunya ‐ ETSETB

Solicitud de verificación de la titulaciónGrado en Ciencias y Tecnologías de Telecomunicación por la Universitat Politècnica de Catalunya ‐ ETSETBSegún el protocolo VERIFICA de la Agencia Nacional de Evaluación de la Calidad y Acreditación.

Solicitud de verificación de la titulación. Grado en Ingeniería de Sistemas Audiovisuales por la Universitat Politècnica de Catalunya ‐ ETSETB

Solicitud de verificación de la titulaciónGrado en Ingeniería de Sistemas Audiovisuales por la Universitat Politècnica de Catalunya ‐ ETSETB según el protocolo VERIFICA de la Agencia Nacional deEvaluación de la Calidad y Acreditación.

Cálculo y diseño de una instalación doméstica considerando la certificación energética en edificaciones

En este Proyecto Final de Carrera se estudiará el rendimiento energético de un edificio de viviendas situado en Tarragona, y se propondrán intervenciones para mejorar este comportamiento. Se realizarán los cálculos y dimensionamiento de las instalaciones que afectan al resultado obtenido por esta certificación energética (electricidad, climatización, aislamiento y salubridad), así como la propia evaluación energética, con el programa informático CYPE ingenieros , versión 2012.i. Con el programa informático CYPE Instalaciones de edificio, definiremos el edificio de viviendas en 3D a partir de los planos del proyecto básico, así como los cierres y dimensionamiento de las instalaciones, y obtendremos la demanda energética del edificio de viviendas.Después analizaremos el mercado para ver qué posibles intervenciones podemos realizar en el edificio de viviendas para reducir la demanda energética y mejorar su calificación. Se ha querido enfocar el proyecto desde un punto de vista tecnológico para sugerir las posibles alternativas de instalación, por lo que las propuestas implementadas se basan en equipos consumidores de una menor cantidad de energía sin verse mermadas por ello las prestaciones de confort en las mismas. Así pues, las mejoras intervenidas para mejorar la certificación energética del presente edificio se basan en la aplicación de soluciones de energía solar térmica para ACS y calefacción, adoptar un sistema de suelo radiante y refrescante para la climatización, y el cambio de alumbrado tradicional por tecnología LED. Una vez aplicadas las intervenciones escogidas comprobaremos cómo hemos reducido la demanda energética y cómo ha mejorado la calificación energética del edificio. La conclusión que se puede extraer en la realización de este Proyecto Final de Carrera es que es importante la sensibilización respecto al ahorro energético, puesto que los edificios actuales no son muy eficientes, pero, tal y cómo se comprobará en este proyecto, con una inversión razonable se pueden conseguir unos resultados muy satisfactorios y que a la larga, ésta estará compensada.