Sistemas de supervisão e controlo de autómatos: soluções baseadas em OPC E IEC 60870-5-104

Atualmente, no segmento metro-ferroviário, há uma tendência para que todos os equipamentos que constituem os sistemas auxiliares de uma estação (escadas mecânicas, elevadores, bloqueadores, validadores de bilhética, ventiladores, bombas, entre outros) sejam dotados de inteligência. Tipicamente, um conjunto de equipamentos são ligados a um autómato que permite o controlo local e remoto e é vulgar que, sendo de fabricantes diferentes, suportem tecnologias distintas. Um sistema de supervisão que permita o acesso à informação disponibilizada por cada um dos autómatos, ou à atuação sobre um deles, terá por isso que implementar e suportar diversos protocolos de comunicação de forma a não ficar limitado a um tipo de tecnologia. De forma a diminuir os custos de desenvolvimento e operação de um sistema de supervisão e controlo e facilitar a integração de novos equipamentos, com diferentes características, têm sido procuradas soluções que garantam uma mais fácil comunicação entre os diversos módulos intervenientes. Nesta dissertação são implementadas soluções baseadas em clientes OPC-DA e OPC-AE e no protocolo IEC 60870-5-104, permitindo que os sistemas de supervisão e de controlo comuniquem com os equipamentos através destes três módulos. Os principais aspectos inovadores estão associados à implementação de uma arquitetura multiprotocolo usando as novas tendências de supervisão e controlo baseadas em soluções distribuídas.

Consumer energy management system with integration of smart meters

This paper develops an energy management system with integration of smart meters for electricity consumers in a smart grid context. The integration of two types of smart meters (SM) are developed: (i) consumer owned SM and (ii) distributor owned SM. The consumer owned SM runs over a wireless platform - ZigBee protocol and the distributor owned SM uses the wired environment - ModBus protocol. The SM are connected to a SCADA system (Supervisory Control And Data Acquisition) that supervises a network of Programmable Logic Controllers (PLC). The SCADA system/PLC network integrates different types of information coming from several technologies present in modern buildings. The developed control strategy implements a hierarchical cascade controller where inner loops are performed by local PLCs, and the outer loop is managed by a centralized SCADA system, which interacts with the entire local PLC network. In order to implement advanced controllers, a communication channel was developed to allow the communication between the SCADA system and the MATLAB software. (C) 2014 The Authors. Published by Elsevier Ltd. This is an open access article under the CC BY-NC-ND license (http://creativecommons.org/licenses/by-nc-nd/4.0/).

Controlo de conversores de potência genéricos por FPGA

Dissertação para obtenção do grau de Mestre em Engenharia Eletrotécnica Ramo de Automação e Eletrónica Industrial

A many-core co-processor for embedded parallel computing on FPGA

Single processor architectures are unable to provide the required performance of high performance embedded systems. Parallel processing based on general-purpose processors can achieve these performances with a considerable increase of required resources. However, in many cases, simplified optimized parallel cores can be used instead of general-purpose processors achieving better performance at lower resource utilization. In this paper, we propose a configurable many-core architecture to serve as a co-processor for high-performance embedded computing on Field-Programmable Gate Arrays. The architecture consists of an array of configurable simple cores with support for floating-point operations interconnected with a configurable interconnection network. For each core it is possible to configure the size of the internal memory, the supported operations and number of interfacing ports. The architecture was tested in a ZYNQ-7020 FPGA in the execution of several parallel algorithms. The results show that the proposed many-core architecture achieves better performance than that achieved with a parallel generalpurpose processor and that up to 32 floating-point cores can be implemented in a ZYNQ-7020 SoC FPGA.

FPGA-based architecture for hyperspectral unmixing

This paper proposes an FPGA-based architecture for onboard hyperspectral unmixing. This method based on the Vertex Component Analysis (VCA) has several advantages, namely it is unsupervised, fully automatic, and it works without dimensionality reduction (DR) pre-processing step. The architecture has been designed for a low cost Xilinx Zynq board with a Zynq-7020 SoC FPGA based on the Artix-7 FPGA programmable logic and tested using real hyperspectral datasets. Experimental results indicate that the proposed implementation can achieve real-time processing, while maintaining the methods accuracy, which indicate the potential of the proposed platform to implement high-performance, low cost embedded systems.

Parallel GPU architecture for hyperspectral unmixing based on augmented Lagrangian method

Hyperspectral imaging has become one of the main topics in remote sensing applications, which comprise hundreds of spectral bands at different (almost contiguous) wavelength channels over the same area generating large data volumes comprising several GBs per flight. This high spectral resolution can be used for object detection and for discriminate between different objects based on their spectral characteristics. One of the main problems involved in hyperspectral analysis is the presence of mixed pixels, which arise when the spacial resolution of the sensor is not able to separate spectrally distinct materials. Spectral unmixing is one of the most important task for hyperspectral data exploitation. However, the unmixing algorithms can be computationally very expensive, and even high power consuming, which compromises the use in applications under on-board constraints. In recent years, graphics processing units (GPUs) have evolved into highly parallel and programmable systems. Specifically, several hyperspectral imaging algorithms have shown to be able to benefit from this hardware taking advantage of the extremely high floating-point processing performance, compact size, huge memory bandwidth, and relatively low cost of these units, which make them appealing for onboard data processing. In this paper, we propose a parallel implementation of an augmented Lagragian based method for unsupervised hyperspectral linear unmixing on GPUs using CUDA. The method called simplex identification via split augmented Lagrangian (SISAL) aims to identify the endmembers of a scene, i.e., is able to unmix hyperspectral data sets in which the pure pixel assumption is violated. The efficient implementation of SISAL method presented in this work exploits the GPU architecture at low level, using shared memory and coalesced accesses to memory.

Light memory operation based on a double pin SiC device

Experimental optoelectronic characterization of a p-i'(a-SiC:H)-n/pi(a-Si:H)-n heterostructure with low conductivity doped layers shows the feasibility of tailoring channel bandwidth and wavelength by optical bias through back and front side illumination. Front background enhances light-to-dark sensitivity of the long and medium wavelength range, and strongly quenches the others. Back violet background enhances the magnitude in short wavelength range and reduces the others. Experiments have three distinct programmed time slots: control, hibernation and data. Throughout the control time slot steady light wavelengths illuminate either or both sides of the device, followed by the hibernation without any background illumination. The third time slot allows a programmable sequence of different wavelengths with an impulse frequency of 6000Hz to shine upon the sensor. Results show that the control time slot illumination has an influence on the data time slot which is used as a volatile memory with the set, reset logical functions. © IFIP International Federation for Information Processing 2015.

Projecto e implementação de osciloscópio digital baseado na norma IEEE1451.0

Os osciloscópios digitais são utilizados em diversas áreas do conhecimento, assumindo-se no âmbito da engenharia electrónica, como instrumentos indispensáveis. Graças ao advento das Field Programmable Gate Arrays (FPGAs), os instrumentos de medição reconfiguráveis, dadas as suas vantagens, i.e., altos desempenhos, baixos custos e elevada flexibilidade, são cada vez mais uma alternativa aos instrumentos tradicionalmente usados nos laboratórios. Tendo como objectivo a normalização no acesso e no controlo deste tipo de instrumentos, esta tese descreve o projecto e implementação de um osciloscópio digital reconfigurável baseado na norma IEEE 1451.0. Definido de acordo com uma arquitectura baseada nesta norma, as características do osciloscópio são descritas numa estrutura de dados denominada Transducer Electronic Data Sheet (TEDS), e o seu controlo é efectuado utilizando um conjunto de comandos normalizados. O osciloscópio implementa um conjunto de características e funcionalidades básicas, todas verificadas experimentalmente. Destas, destaca-se uma largura de banda de 575kHz, um intervalo de medição de 0.4V a 2.9V, a possibilidade de se definir um conjunto de escalas horizontais, o nível e declive de sincronismo e o modo de acoplamento com o circuito sob análise. Arquitecturalmente, o osciloscópio é constituído por um módulo especificado com a linguagem de descrição de hardware (HDL, Hardware Description Language) Verilog e por uma interface desenvolvida na linguagem de programação Java®. O módulo é embutido numa FPGA, definindo todo o processamento do osciloscópio. A interface permite o seu controlo e a representação do sinal medido. Durante o projecto foi utilizado um conversor Analógico/Digital (A/D) com uma frequência máxima de amostragem de 1.5MHz e 14 bits de resolução que, devido às suas limitações, obrigaram à implementação de um sistema de interpolação multi-estágio com filtros digitais.

An Enhanced WLAN Security System With FPGA Implementation for Multimedia Applications

Maintaining a high level of data security with a low impact on system performance is more challenging in wireless multimedia applications. Protocols that are used for wireless local area network (WLAN) security are known to significantly degrade performance. In this paper, we propose an enhanced security system for a WLAN. Our new design aims to decrease the processing delay and increase both the speed and throughput of the system, thereby making it more efficient for multimedia applications. Our design is based on the idea of offloading computationally intensive encryption and authentication services to the end systems’ CPUs. The security operations are performed by the hosts’ central processor (which is usually a powerful processor) before delivering the data to a wireless card (which usually has a low-performance processor). By adopting this design, we show that both the delay and the jitter are significantly reduced. At the access point, we improve the performance of network processing hardware for real-time cryptographic processing by using a specialized processor implemented with field-programmable gate array technology. Furthermore, we use enhanced techniques to implement the Counter (CTR) Mode with Cipher Block Chaining Message Authentication Code Protocol (CCMP) and the CTR protocol. Our experiments show that it requires timing in the range of 20–40 μs to perform data encryption and authentication on different end-host CPUs (e.g., Intel Core i5, i7, and AMD 6-Core) as compared with 10–50 ms when performed using the wireless card. Furthermore, when compared with the standard WiFi protected access II (WPA2), results show that our proposed security system improved the speed to up to 3.7 times.

Sistema de Gestão Técnica Aplicado Aos Sistemas de Rega

A cidade do Porto é uma das regiões do país onde é importante uma gestão sustentável e integrada dos recursos hídricos. A (re) utilização de água surge neste contexto como uma possível resposta na sua utilização como um recurso hídrico passível de ser usado beneficamente, permitindo a poupança de fontes de água convencionais e aumentando a disponibilidade dos recursos hídricos existentes para finalidades que requerem padrões de qualidade mais exigentes. O potencial desta prática no nosso país é enorme, considerando que o volume de água tratada descarregada no ano 2000 era suficiente para suprir 10% das necessidades em água para rega num ano seco, sem necessidade de armazenamento sazonal. Por outro lado, um sistema de rega, quando devidamente projetado e funcionando adequadamente, permite que a água seja aplicada com um caudal, duração e frequência que maximizam o consumo da água e nutrientes pela planta. Este projeto consiste no desenvolvimento de um Sistema de Gestão Técnica para o controlo do sistema de rega dos jardins do ISEP – Instituto Politécnico de Engenharia do Porto com recurso a um autómato programável (PLC). Pretende-se otimizar os consumos energéticos do sistema de rega tendo em conta os parâmetros de humidade, temperatura e velocidade do vento característicos do local a regar. Outros dos objetivos é controlar o processo de enchimento e de rega. Esta operação consiste no controlo das bombas e respetivos débitos e conhecimento dos caudais necessários. Pretende-se, igualmente, definir e colocar em marcha todo o equipamento necessário para a realização do projeto. Os dados coletados devem ser tratados de tal modo que possam ser realizadas análises diárias, mensais e/ou anuais. Neste trabalho foram efetuados os cálculos de dimensionamentos relativamente às necessidades hídricas da planta e necessidades de rega, entre outros.

Sistema de Gestão Técnica Aplicado aos Sistemas de Rega

A cidade do Porto é uma das regiões do país onde é importante uma gestão sustentável e integrada dos recursos hídricos. A (re) utilização de água surge neste contexto como uma possível resposta na sua utilização como um recurso hídrico passível de ser usado beneficamente, permitindo a poupança de fontes de água convencionais e aumentando a disponibilidade dos recursos hídricos existentes para finalidades que requerem padrões de qualidade mais exigentes. O potencial desta prática no nosso país é enorme, considerando que o volume de água tratada descarregada no ano 2000 era suficiente para suprir 10% das necessidades em água para rega num ano seco, sem necessidade de armazenamento sazonal. Por outro lado, um sistema de rega, quando devidamente projetado e funcionando adequadamente, permite que a água seja aplicada com um caudal, duração e frequência que maximizam o consumo da água e nutrientes pela planta. Este projeto consiste no desenvolvimento de um Sistema de Gestão Técnica para o controlo do sistema de rega dos jardins do ISEP – Instituto Politécnico de Engenharia do Porto com recurso a um autómato programável (PLC). Pretende-se otimizar os consumos energéticos do sistema de rega tendo em conta os parâmetros de humidade, temperatura e velocidade do vento característicos do local a regar. Outros dos objetivos é controlar o processo de enchimento e de rega. Esta operação consiste no controlo das bombas e respetivos débitos e conhecimento dos caudais necessários. Pretende-se, igualmente, definir e colocar em marcha todo o equipamento necessário para a realização do projeto. Os dados coletados devem ser tratados de tal modo que possam ser realizadas análises diárias, mensais e/ou anuais. Neste trabalho foram efetuados os cálculos de dimensionamentos relativamente às necessidades hídricas da planta e necessidades de rega, entre outros.

Reconfiguração e desenvolvimento do sistema de controlo de um AGV

O veículo guiado automaticamente (AGV) adquirido pelo Departamento de Engenharia Mecânica (DEM) tem vindo a ficar obsoleto devido ao hardware, que nos dias de hoje começa a dar sinais de falhas bem como falta de peças de substituição, e ao software, sendo o PLC (Programmable Logic Controller) usado muito limitado quanto às suas funções de controlo, ficando as principais tarefas de controlo do AGV a cargo de placas eletrónicas de controlo. Para promover o controlo autónomo do AGV, foi decidido retirar toda a parte de hardware que detinha o controlo do mesmo e passou a ser um novo PLC, com maior capacidade de processamento, a executar todo o tipo de controlo necessário ao funcionamento do mesmo. O hardware considerado apenas incluí, de forma resumida, os motores responsáveis pelo movimento e direção, placa de controlo de potência dos motores, placa de interface entre as saídas digitais do PLC e as entradas da placa de controlo de potência dos motores e os demais sensores necessários à deteção de obstáculos, fins de curso da direção, sensores dos postos de trabalho e avisadores de emergência. Todo o controlo de movimento e direção bem como a seleção das ações a executar passou a ficar a cargo do software programado no PLC assim como a interação entre o sistema de supervisão instalado num posto de controlo e o PLC através de comunicação via rádio. O uso do PLC permitiu a flexibilidade de mudar facilmente a forma como as saídas digitais são usadas, ao contrário de um circuito eletrónico que necessita de uma completa remodelação, tempo de testes e implementação para efetuar a mesma função. O uso de um microcontrolador seria igualmente viável para a aplicação em causa, no entanto o uso do PLC tem a vantagem de ser robusto, mais rápido na velocidade de processamento, existência de software de interface de programação bastante intuitivo e de livre acesso, facilidade de alterar a programação localmente ou remotamente, via rádio, acesso a vários protocolos de comunicação robustos como Modbus, Canbus, Profinet, Modnet, etc., e acesso integrado de uma consola gráfica totalmente programável. iv É ainda possível a sua expansão com adição de módulos de entradas e saídas digitais e/ou analógicas permitindo expandir largamente o uso do AGV para outros fins. A solução está a ser amplamente testada e validada no Laboratório de Automação (LabA) do Departamento de Engenharia Mecânica do ISEP (Instituto Superior de Engenharia do Porto), permitindo a otimização dos sistemas de controlo de direção bem como a interatividade entre o PLC e o programa de interface/supervisão do posto de trabalho.

Conceção de um tutorial de Iniciação ao co-projeto de Hardware/software

A crescente evolução dos dispositivos contendo circuitos integrados, em especial os FPGAs (Field Programmable Logic Arrays) e atualmente os System on a chip (SoCs) baseados em FPGAs, juntamente com a evolução das ferramentas, tem deixado um espaço entre o lançamento e a produção de materiais didáticos que auxiliem os engenheiros no Co- Projecto de hardware/software a partir dessas tecnologias. Com o intuito de auxiliar na redução desse intervalo temporal, o presente trabalho apresenta o desenvolvimento de documentos (tutoriais) direcionados a duas tecnologias recentes: a ferramenta de desenvolvimento de hardware/software VIVADO; e o SoC Zynq-7000, Z-7010, ambos desenvolvidos pela Xilinx. Os documentos produzidos são baseados num projeto básico totalmente implementado em lógica programável e do mesmo projeto implementado através do processador programável embarcado, para que seja possível avaliar o fluxo de projeto da ferramenta para um projeto totalmente implementado em hardware e o fluxo de projeto para o mesmo projeto implementado numa estrutura de harware/software.

Lightweight robust behavior industrial agent methodology

Dissertação para obtenção do Grau de Mestre em Engenharia Electrotécnica e de Computadores

Desenvolvimento de um sensor de ibuprofeno em meio aquoso

A proteção dos recursos hídricos tem uma enorme importância ecológica, sendo a água um recurso indispensável à Vida e fundamental para o bem-estar de uma sociedade. Para isso, muitos dos poluentes que afetam a qualidade deste recurso natural são detetados e eliminados nas estações de tratamento de águas residuais. Porém, o impacto dos Produtos Farmacêuticos e de Cuidado Pessoal (PPCPs), usados à escala global, carece ainda da atenção necessária, dado que os meios técnicos atualmente disponíveis para detetar estes produtos são dispendiosos ou insuficientes. Dentro daquela classe de produtos, destaca-se o Ibuprofeno, uma vez que este composto, sendo lipossolúvel, tem a capacidade para se acumular nas gorduras dos seres vivos e, por conseguinte, persistir no meio-ambiente com efeitos nocivos. Para além desse facto, por diferentes vias de reação, o Ibuprofeno tem potencial para gerar produtos de carácter semelhante. No entanto, pouco esforços têm sido feitos no sentido de o detetar. Assim, pretendeu-se com este projeto desenvolver metodologias com vista à deteção de muito baixas concentrações (entre o nano e o picoMolar) daquele composto em meio aquoso. Foi utilizada a tecnologia de Língua Eletrónica por Espectroscopia de Impedância e, para tentar melhorar a sensibilidade do sensor à molécula-alvo, foram utilizados filmes finos à base de nanotubos de carbono e de diferentes polieletrólitos, preparados pela técnica de Camada-sobre-Camada (LbL, do inglês Layer-by-Layer). A caracterização destes filmes foi feita pela técnica Espectrofotometria na faixa dos Ultravioleta e Visível. Para além da análise de diferentes concentrações de Ibuprofeno, foram ainda analisadas soluções de Cloreto de Sódio, com o intuito de perceber se o sensor é versátil na deteção de outro tipo de compostos, sendo, então, o sal um composto barato e relevante neste âmbito, uma vez que a água na Natureza apresenta sempre alguma salinidade. O trabalho compreendeu ainda o desenvolvimento de um programa informático para automatizar o processo de aquisição dos dados espectrais de impedância, recolhidos pelo analisador HAMEG Programmable LCR Bridge HM8118, o que foi feito com sucesso. Posteriormente, os dados foram tratados pelo procedimento estatístico de Análise de Componentes Principais, que permitiu discriminar espacialmente e sequencialmente as diferentes concentrações dos compostos analisados.