Operatiivisten järjestelmien integrointi toimintojen ohjaukseen vaneritehtaassa

Työn tavoite oli löytää malli, joka mahdollistaisi kaikkien tilaus- toimitusprosessin operatiivisten järjestelmien integroimisen keskenään siten, että niitä voidaan hyödyntää valmistuksen ohjaukseen. Vaneritehtaissa ei ole keskitettyä tietojärjestelmää, joten tavoiteasetanta edellytti vaneritehtaan tietoverkon rakentamiseen liittyvän ongelmakentän periaatteellista ratkaisua.Koska tilaus- toimitusprosessi, tuotantoa lukuunottamatta, oli kohdeyrityksessä katettu tietojärjestelmillä, loivat nämä jo olemassa olevat järjestelmät reunaehdot ratkaisulle myös tuotannon tietoverkon kehittämisessä. Työssä etsittiin ja kiinnitettiin avaimet, joilla tuote- sekä henkilötieto saadaan identifioitua keskenään integroiduissa järjestelmissä niin, että informaatioketju ei katkea siirryttäessä järjestelmästä toiseen.Työssä ratkaistiin tietoverkon liityntä tuotantolaitteisiin valvomotuotteen avulla. Liittymisratkaisuja esiteltiin neljä. Nämä mallit kattavat suurimman osan vaneritehtaassa eteen tulevista tapauksista. Näiden lisäksi päädyttiin suosittamaan erään mekaanisen metsäteollisuuden laitetoimittajan luomaa tiedonkeruu- ja tuotannonsuunnitteluohjelmistoa, joka valmiina ratkaisuna edesauttaa tietoverkon nopeaa implementointia.

Kahden portaalirobotin liikkeen synkronisointijärjestelmän toteuttaminen, käyttöönotto ja testaus, järjestelmän toteuttaminen, käyttöönotto ja testaus.

Tuotekehitysprojektin tarkoitus oli kehittää "älykäs" automaatiojärjestelmä kahdesta portaalirobotista muodostuvaan kuljetinlinjaan, jossa molemmat robotit synkronoidaan kulkemaan yhtäaikaisesti sähköisen akselin avulla. Tämän teknisen ratkaisun avulla kiinteitä kustannuksia, kuten valmistus- ja asennuskustannukset, saadaan laskemaan. Kuljetinlinjaa ohjataan hajautetun automaatiojärjestelmän avulla, jossa vastaanotettu ja lähetetty tieto kulkee MPI- ja Profibus-väylien kautta. Ohjelmoitava logiikkaohjain hoitaa tiedonsiirron ylätason PC:n ja hajautettujen solmujen välillä sekä jakaa tehtäviä alatason periferialaitteille. Robottien välinen sähköinen akseli mahdollistaa terästukirakenteiden ja kehikkojen jäämisen pois, jotka vain vievät tilaa tuotantotiloilta, laitteistoilta ja koneilta. Tukirakenteiden asennustyöt ovat myös aikaa vieviä ja kalliita. Huolimatta lisääntyneestä elektronisten komponenttien lukumäärästä tulee uusi tekninen ratkaisu kustannuksiltaan halvemmaksi kuin aikaisemmin käytetty mekaanisesti yhdistetty kuljetin.

Reaaliaikaisen tiedonsiirtolinkin muodostaminen prosessisäädön simulointi- ja valvomo-ohjelmiston välille

Teollisuusautomaatiossa käytetään varta vasten automaatiosovelluksiin tarkoitettuja tietokoneita eli ohjelmoitavia logiikoita (PLC, Programmable Logic Control). Ohjelmoitavan logiikan ja käyttäjän välillä on hyvin useasti jonkin asteinen käyttöliittymä (HMI, Human-Machine Interface). Käyttöliittymä voidaan toteuttaa logiikkaan liitettävien näyttöpäätteiden tai PC-pohjaisten valvomo-ohjelmien avulla. Käyttöliittymän kautta käyttäjä voi valvoa ja ohjata automaatiojärjestelmää. Tämän kandidaatintyön aiheena on reaaliajassa toimivan tiedonsiirtolinkin luominen prosessisäädön simulointiohjelmiston ja valvomo-ohjelmiston välille. Prosessiasäätöä simuloidaan MATLAB:in Simulink-ohjelmistolla ja käyttöliittymä luodaan InTouch valvomo-ohjelmistolla. Simuloitavana prosessina toimii nelitankkiprosessi, jossa kahden tankin pinnankorkeutta säädetään kahdella pumpulla. Prosessista tekee erittäin mielenkiintoisen se, että prosessilla on kolmitieventtiilien asennoista riippuen kaksi eri toimintapistettä: minimivaiheinen ja ei-minimivaiheinen. Myös tankkien ristiinkytköksien johdosta prosessi on normaalia tankkiprosessia mielenkiintoisempi. Tiedonsiirtolinkin muodostaminen prosessisäädön simuloinnin sekä valvomo-ohjelmiston välille mahdollistaa lukuisia erilaisia käyttötarkoituksia. Varsinkin opetuskäytössä tämä on erittäin käyttökelpoinen, koska se ei vaadi todellisen prosessin eikä laitteistojen läsnäoloa. Sen avulla voidaan opettaa valvomo-ohjelmien luomista sekä niiden käyttöä. Myös prosessisäätöä voidaan opettaa erittäin havainnollisesti.

Kestomagneettitahtikoneen emulointi digitaalisella signaaliprosessorilla

Sähkökäytön suunnittelussa säätöä voidaan testata useassa tapauksessa reaaliaikasimulaattorilla todellisen laitteiston sijaan. Monet reaaliaikasimulaatioiden perustana käytetyt algoritmit soveltuvat täysinohjatulle invertterisillalle. Eräissä sovelluksissa halutaan kuitenkin käyttää puoliksiohjattua siltaa. Puoliksiohjattulla sillalla mallin kausaalisuus voi kääntyä, mitä perinteiset reaaliaikasimulaattorit eivät pysty simuloimaan Tässä työssä oli tavoitteena kehittää reaaliaikasimulaattori puoliksiohjatulle kestomagneettitahtikonekäytölle. Emulaattoriin mallinnettiin todellisen käytön kestomagneettitahtikone ja invertterisilta. Simulaattori toteutettiin digitaaliselle signaaliprosessorille (DSP) ja mittauksiin liittyvät oheislaitteet mallinnettiin FPGA-piirille. Emulaattoriin liitettiin erillinen säätäjä, jota käytettiin myös todellisen sähkökäytön säätämiseen. Emulaattorilla ja todellisella käytöllä tehtyjä mittauksia verrattiin ja emuloimalla saadut tulokset vastasivat melko hyvin todellisesta käytöstä mitattuja.

Comparison and Evaluation of Eddy Current Sensors

In the work eddy current sensors are described and evaluated. Theoretical part includes physical basics of the eddy currents, overview of available commercial products and technologies. Industrial sensors operation was assessed based on several working modes. Apart from this, the model was created in Matlab Simulink with Xilinx Blockset and then translated into a Xilinx ISE Design Suite compatible project. The performance of the resulting implementation was compared to the existing implementation in the Xilinx Spartan 3 FPGA board with the custom made sensor. Additionally, an introduction to FPGAs and VHDL is presented.

Control system for forced-air cooling of horticultural products

This work is a study of the implementation of a classical controller using a tuning method referred to as IMC (Internal Model Control) and aimed at the reduction of electrical energy consumption by the appropriate relation between energy consumption and the cooling time with forced air. The supervisory system installed was able to manipulate the variable of frequency of the signal power of the exhaust fan engine (forced air module), to accelerate or decelerate the loss of heat from the product to be cooled by airflow variation that passes through the mass of the produce. The results demonstrated a reduction in energy consumption from 64% and an increase of only 8% in the cooling time to the system using PI/IMC (Proportional - Integral with IMC) tuning method compared with the system in its operating nominal condition. This PI/IMC control may be implemented directly in a frequency converter, without the need to purchase a computer or PLC (programmable logic controller) to run the dedicated application, increasing its economical viability.

Sähkömoottorin etäohjausjärjestelmän suunnittelu ja testaus

Tämä kandityön aihe liittyy LUT Energialla lukuvuonna 2012 – 2013 käynnissä olevaan tutkimukseen, jossa tutkitaan sähkömoottorin laakerivirtojen syntyä. Tätä tutkimusta varten tarvittiin sähkömoottorin etäohjausjärjestelmä, jonka avulla tutkimuksessa käytettävän sähkömoottorin käyttäytymistä voitaisiin tutkia erilaisien käyttöprofiileiden funktiona. Tässä kandityössä suunnitellaan ja toteutetaan edellä kuvattu järjestelmä. Toteutuksessa hyödynnetään nykyaikaista automaatiotekniikkaa, joka yhdessä Ethernet-lähiverkkotekniikan kanssa mahdollistaa etäohjauksen. Valmiin etäohjausjärjestelmän avulla käyttäjä pystyy sekä käynnistämään että sammuttamaan sähkömoottorin, ja määrittämään käyttöprofiilin ON- ja OFF-tilojen ajalliset kestot sekä käyntinopeudet.

Vapastii ohjelmoitavan automaatioyksikön suunnitteluprosessi

Rakennusautomaatiossa tulee esiin sovelluksia, joissa järjestelmän ohjaus-, säätö- tai valvontaratkaisun toteuttaminen ohjelmoitavilla logiikoilla ei ole riittävän edullista. Tällöin vaihtoehtona on oman laitteen suunnittelu. Työn tavoitteena oli suunnitella ja toteuttaa kustannustehokas CAN-väylään liitettävä vapaasti ohjelmoitava automaatioyksikkö. Suunnittelua ohjasivat asiakkaan laatimat vaatimusmäärittelyt. Niistä laitteen konfigurointimahdollisuudet ja piirilevyn tavoitekoko asettivat suurimmat haasteet laitteen suunnittelulle. Työn tuloksena toteutettiin asiakkaan tarpeisiin soveltuva automaatioyksikkö. Tavoitteisiin päästiin komponenttivalinnoilla ja hyödyntämällä tehokkaasti mikro-ohjaimen integroituja ominaisuuksia. Näiden avulla pystyttiin karsimaan monia yksiköitä, joita tavanomaisesti toteutetaan erilliskomponenteilla. Työssä perehdyttiin sulautetun järjestelmän elektroniikan tuotekehitysprosessiin ideasta prototyyppiin. Samalla on kuvailtu valittuja ratkaisuja sekä suunnittelussa tapahtuneita virheitä ja miten ne on ratkaistu.

Verification and FPGA circuits of a block-2 fast path-based predictor

This paper formally derives a new path-based neural branch prediction algorithm (FPP) into blocks of size two for a lower hardware solution while maintaining similar input-output characteristic to the algorithm. The blocked solution, here referred to as B2P algorithm, is obtained using graph theory and retiming methods. Verification approaches were exercised to show that prediction performances obtained from the FPP and B2P algorithms differ within one mis-prediction per thousand instructions using a known framework for branch prediction evaluation. For a chosen FPGA device, circuits generated from the B2P algorithm showed average area savings of over 25% against circuits for the FPP algorithm with similar time performances thus making the proposed blocked predictor superior from a practical viewpoint.

Experiences applying OVM 2.0 to an 8B/10B RTL design

The SystemVerilog implementation of the Open Verification Methodology (OVM) is exercised on an 8b/10b RTL open core design in the hope of being a simple yet complete exercise to expose the key features of OVM. Emphasis is put onto the actual usage of the verification components rather than a complete verification flow aiming at being of help to readers unfamiliar with OVM seeking to apply the methodology to their own designs. A link that takes you to the complete code is given to reinforce this aim. We found the methodology easy to use but intimidating at first glance specially for someone with little experience in object oriented programming. However it is clear to see the flexibility, portability and reusability of verification code once you manage to give some first steps.

A practical method for testing high-speed networking hardware architectures

This paper deals with the key issues encountered in testing during the development of high-speed networking hardware systems by documenting a practical method for "real-life like" testing. The proposed method is empowered by modern and commonly available Field Programmable Gate Array (FPGA) technology. Innovative application of standard FPGA blocks in combination with reconfigurability are used as a back-bone of the method. A detailed elaboration of the method is given so as to serve as a general reference. The method is fully characterised and compared to alternatives through a case study proving it to be the most efficient and effective one at a reasonable cost.

A block coprocessor for user data rate improvements to GPRS coding scheme 4

The general packet radio service (GPRS) has been developed to allow packet data to be transported efficiently over an existing circuit-switched radio network, such as GSM. The main application of GPRS are in transporting Internet protocol (IP) datagrams from web servers (for telemetry or for mobile Internet browsers). Four GPRS baseband coding schemes are defined to offer a trade-off in requested data rates versus propagation channel conditions. However, data rates in the order of > 100 kbits/s are only achievable if the simplest coding scheme is used (CS-4) which offers little error detection and correction (EDC) (requiring excellent SNR) and the receiver hardware is capable of full duplex which is not currently available in the consumer market. A simple EDC scheme to improve the GPRS block error rate (BLER) performance is presented, particularly for CS-4, however gains in other coding schemes are seen. For every GPRS radio block that is corrected by the EDC scheme, the block does not need to be retransmitted releasing bandwidth in the channel and improving the user's application data rate. As GPRS requires intensive processing in the baseband, a viable field programmable gate array (FPGA) solution is presented in this paper.

Improving CS-4 user data rate in GPRS enabled devices by using a BLER co-processor

The General Packet Radio Service (GPRS) was developed to allow packet data to be transported efficiently over an existing circuit switched radio network. The main applications for GPRS are in transporting IP datagram’s from the user’s mobile Internet browser to and from the Internet, or in telemetry equipment. A simple Error Detection and Correction (EDC) scheme to improve the GPRS Block Error Rate (BLER) performance is presented, particularly for coding scheme 4 (CS-4), however gains in other coding schemes are seen. For every GPRS radio block that is corrected by the EDC scheme, the block does not need to be retransmitted releasing bandwidth in the channel, improving throughput and the user’s application data rate. As GPRS requires intensive processing in the baseband, a viable hardware solution for a GPRS BLER co-processor is discussed that has been currently implemented in a Field Programmable Gate Array (FPGA) and presented in this paper.

A clocking technique with power savings in virtex-based pipelined designs

This paper presents the evaluation in power consumption of a clocking technique for pipelined designs. The technique shows a dynamic power consumption saving of around 30% over a conventional global clocking mechanism. The results were obtained from a series of experiments of a systolic circuit implemented in Virtex-II devices. The conversion from a global-clocked pipelined design to the proposed technique is straightforward, preserving the original datapath design. The savings can be used immediately either as a power reduction benefit or to increase the frequency of operation of a design for the same power consumption.