On Bayesian seamless phase I-II designs

Early phase clinical trial designs have long been the focus of interest for clinicians and statisticians working in oncology field. There are several standard phse I and phase II designs that have been widely-implemented in medical practice. For phase I design, the most commonly used methods are 3+3 and CRM. A newly-developed Bayesian model-based mTPI design has now been used by an increasing number of hospitals and pharmaceutical companies. The advantages and disadvantages of these three top phase I designs have been discussed in my work here and their performances were compared using simulated data. It was shown that mTPI design exhibited superior performance in most scenarios in comparison with 3+3 and CRM designs. ^ The next major part of my work is proposing an innovative seamless phase I/II design that allows clinicians to conduct phase I and phase II clinical trials simultaneously. Bayesian framework was implemented throughout the whole design. The phase I portion of the design adopts mTPI method, with the addition of futility rule which monitors the efficacy performance of the tested drugs. Dose graduation rules were proposed in this design to allow doses move forward from phase I portion of the study to phase II portion without interrupting the ongoing phase I dose-finding schema. Once a dose graduated to phase II, adaptive randomization was used to randomly allocated patients into different treatment arms, with the intention of more patients being assigned to receive more promising dose(s). Again simulations were performed to compare the performance of this innovative phase I/II design with a recently published phase I/II design, together with the conventional phase I and phase II designs. The simulation results indicated that the seamless phase I/II design outperform the other two competing methods in most scenarios, with superior trial power and the fact that it requires smaller sample size. It also significantly reduces the overall study time. ^ Similar to other early phase clinical trial designs, the proposed seamless phase I/II design requires that the efficacy and safety outcomes being able to be observed in a short time frame. This limitation can be overcome by using validated surrogate marker for the efficacy and safety endpoints.^

Impacts of solar lanterns in geographically challenged locations : experimental evidence from Bangladesh

Despite continuous efforts to improve the coverage, the access to electricity remains insufficient in many developing countries, particularly in geographically challenged locations, due mostly to the high cost of grid extension. To rigorously investigate the effectiveness of solar products as an alternative in remote areas, we conducted a randomized controlled trial in river islands of northern Bangladesh where no grid-based electricity is available. We found that solar lanterns significantly increased home study hours among schooled children, especially in the night and before exams. School attendance rate also initially increases due to the provision of solar lamps, although such effects fade away over time. The increased study time and initial school attendance rate, however, did not improve children's exam results. We also found marginal improvements on health-related indicators, such as eye redness and irritation, but negligible impacts on respiratory indicators. Households that received solar lanterns substituted the traditional lighting sources with modern technology, leading to a significant decrease in annual biomass fuel consumptions, particularly kerosene. Finally, treated households showed a greater self-reported willingness to purchase solar products compared with the control group.

Migration to an a on-line laboatory in mechanical engineering. The case of a cam-follower design practice.

The European Higher Education Area (EHEA) has leaded to a change in the way the subjects are taught. One of the more important aspects of the EHEA is to support the autonomous study of the students. Taking into account this new approach, the virtual laboratory of the subject Mechanisms of the Aeronautical studies at the Technical University of Madrid is being migrated to an on-line scheme. This virtual laboratory consist on two practices: the design of cam-follower mechanisms and the design of trains of gears. Both practices are software applications that, in the current situation, need to be installed on each computer and the students carry out the practice at the computer classroom of the school under the supervision of a teacher. During this year the design of cam-follower mechanisms practice has been moved to a web application using Java and the Google Development Toolkit. In this practice the students has to design and study the running of a cam to perform a specific displacement diagram with a selected follower taking into account that the mechanism must be able to work properly at high speed regime. The practice has maintained its objectives in the new platform but to take advantage of the new methodology and try to avoid the inconveniences that the previous version had shown. Once the new practice has been ready, a pilot study has been carried out to compare both approaches: on-line and in-lab. This paper shows the adaptation of the cam and follower practice to an on-line methodology. Both practices are described and the changes that has been done to the initial one are shown. They are compared and the weak and strong points of each one are analyzed. Finally we explain the pilot study carried out, the students impression and the results obtained.

Migration to an a on.line laboratory in mechanical engineering. The case of a cam follower design practice.

The European Higher Education Area (EHEA) has leaded to a change in the way the subjects are taught. One of the more important aspects of the EHEA is to support the autonomous study of the students. Taking into account this new approach, the virtual laboratory of the subject Mechanisms of the Aeronautical studies at the Technical University of Madrid is being migrated to an on-line scheme. This virtual laboratory consist on two practices: the design of cam-follower mechanisms and the design of trains of gears. Both practices are software applications that, in the current situation, need to be installed on each computer and the students carry out the practice at the computer classroom of the school under the supervision of a teacher. During this year the design of cam-follower mechanisms practice has been moved to a web application using Java and the Google Development Toolkit. In this practice the students has to design and study the running of a cam to perform a specific displacement diagram with a selected follower taking into account that the mechanism must be able to work properly at high speed regime. The practice has maintained its objectives in the new platform but to take advantage of the new methodology and try to avoid the inconveniences that the previous version had shown. Once the new practice has been ready, a pilot study has been carried out to compare both approaches: on-line and in-lab. This paper shows the adaptation of the cam and follower practice to an on-line methodology. Both practices are described and the changes that has been done to the initial one are shown. They are compared and the weak and strong points of each one are analyzed. Finally we explain the pilot study carried out, the students impression and the results obtained.

Does the growth in higher education mean a decline in the quality of degrees? CEPS Working Document No. 405/March 2015

In this paper the authors construct a theory about how the expansion of higher education could be associated with several factors that indicate a decline in the quality of degrees. They assume that the expansion of tertiary education takes place through three channels, and show how these channels are likely to reduce average study time, lower academic requirements and average wages, and inflate grades. First, universities have an incentive to increase their student body through public and private funding schemes beyond a level at which they can keep their academic requirements high. Second, due to skill-biased technological change, employers have an incentive to recruit staff with a higher education degree. Third, students have an incentive to acquire a college degree due to employers’ preferences for such qualifications; the university application procedures; and through the growing social value placed on education. The authors develop a parsimonious dynamic model in which a student, a college and an employer repeatedly make decisions about requirement levels, performance and wage levels. Their model shows that if i) universities have the incentive to decrease entrance requirements, ii) employers are more likely to employ staff with a higher education degree and iii) all types of students enrol in colleges, the final grade will not necessarily induce weaker students to study more to catch up with more able students. In order to re-establish a quality-guarantee mechanism, entrance requirements should be set at a higher level.

Diagnóstico del rendimiento académico de estudiantes de una escuela de educación superior en México

El objetivo del artículo es realizar un diagnóstico sobre la percepción de los factores que intervienen en el rendimiento académico de los estudiantes de cinco carreras universitarias en una escuela de educación superior en México, para así reconocer las áreas de oportunidad que permitan sugerir políticas y estrategias para elevar su rendimiento. Se utilizó una muestra de 1651 estudiantes, se obtuvieron los datos a partir de un cuestionario con treinta preguntas que estudian la percepción del rendimiento académico en escala tipo Likert. Se realizó un análisis factorial exploratorio que permitiera reducir los datos, facilitar la interpretación y validar el instrumento. Se identificaron tres factores: a) el rol de los profesores, b) la evaluación y c) la motivación de los estudiantes. Se llevó a cabo un análisis comparativo por carrera. Se encontró que los estudiantes perciben que la mayoría de los maestros no se preocupan por la condición de los jóvenes en situación de reprobación. Además, casi no motivan y carecen de expresiones de sentimientos de orgullo por los logros académicos de los estudiantes. La mitad de los participantes piensa que los docentes no cubren el temario en su totalidad. Se detectó que los estudiantes poseen una alta motivación siendo esto positivo porque son alumnos dedicados y responsables. Se concluye realizando una serie de sugerencias y explicando las implicaciones que tiene este trabajo para las instituciones de educación superior.

Molecular characterization of extended-spectrum cephalosporin-resistance in Escherichia coli in pigs on-farm and from clinical cases throughout Quebec, Canada during 16 years

Le développement de la multirésistance chez Escherichia coli est un problème important en médecine animale et humaine. En outre, l’émergence et la diffusion des déterminants de résistance aux céphalosporines à larges spectres de troisième génération (ESCs) parmi les isolats, incluant des céphalosporines essentielles en médecine humaine (ex. ceftriaxone et ceftiofur), est un problème majeur de santé publique. Cette thèse visait trois objectifs. D’abord étudier la dynamique de la résistance aux antimicrobiens (AMR) ainsi que la virulence et les profils génétiques de la AMR des E. coli isolées de porcs recevant une nourriture post-sevrage supplémentée avec de la chlortétracycline et de la pénicilline G, et, accessoirement, évaluer les effets d'additifs alimentaires sur cette dynamique en prenant pour exemple d'étude un minéral argileux, la clinoptilolite, étant donné son possible lien avec le gène blaCMY-2 qui confère la résistance au ceftiofur. L'objectif suivant était d'investiguer les mécanismes menant à une augmentation de la prévalence du gène blaCMY-2 chez les porcs qui reçoivent de la nourriture médicamentée et qui n'ont pas été exposés au ceftiofur Ici encore,nous avons examiné les effets d’un supplément alimentaire avec un minéral argileux sur ce phénomène. Enfin, notre dernier objectif était d’étudier, dans le temps, les génotypes des isolats cliniques d'E. coli résistant au ceftiofur, isolés de porcs malades au Québec à partir du moment où la résistance au ceftiofur a été rapportée, soit de 1997 jusqu'à 2012. Dans l'étude initiale, la prévalence de la résistance à 10 agents antimicrobiens, incluant le ceftiofur, s’accroît avec le temps chez les E.coli isolées de porcelets sevrés. Une augmentation tardive de la fréquence du gène blaCMY-2, encodant pour la résistance au ceftiofur, et la présence des gènes de virulence iucD et tsh a été observée chez les isolats. La nourriture supplémentée avec de la clinoptilolite a été associée à une augmentation rapide mais, par la suite, à une diminution de la fréquence des gènes blaCMY-2 dans les isolats. En parallèle, une augmentation tardive dans la fréquence des gènes blaCMY-2 et des gènes de virulence iucD et tsh a été observée dans les isolats des porcs contrôles, étant significativement plus élevé que dans les porcs ayant reçu l'additif au jour 28. La diversité, au sein des E. coli positives pour blaCMY-2 , a été observée au regard des profils AMR. Certaines lignées clonales d'E.coli sont devenues prédominantes avec le temps. La lignée clonale du phylotype A prédominait dans le groupe supplémenté, alors que les lignées clonales du phylotype B1, qui possèdent souvent le gène de virulence iucD associé aux ExPEC, prédominaient dans le groupe contrôle. Les plasmides d'incompatibilité (Inc) des groupes, I1, A/C, et ColE, porteurs de blaCMY-2, ont été observés dans les transformants. Parmi les souches cliniques d'E.coli ESC-résistantes, isolées de porcs malades au Québec de 1997 à 2012, blaCMY-2 était le gène codant pour une β-lactamase le plus fréquemment détecté; suivi par blaTEM et blaCTX-M,. De plus, les analyses clonales montrent une grande diversité génétique. Par contre, des isolats d'E. coli avec des profils PFGE identiques ont été retrouvés dans de multiples fermes la même année mais aussi dans des années différentes. La résistance à la gentamicine, kanamycine, chloramphenicol, et la fréquence de blaTEM et de IncA/C diminuent significativement au cour de la période étudiée, alors que la fréquence de IncI1 et de la multirésistance à sept catégories d'agents antimicrobiens augmente significativement avec le temps. L'émergence d'isolats d'E. coli positifs pour blaCTX-M, une β-lactamase à large spectre et produisant des ESBL, a été observée en 2011 et 2012 à partir de lignées clonales distinctes et chez de nombreuses fermes. Ces résultats, mis ensemble, apportent des précisions sur la dissémination de la résistance au ceftiofur dans les E. coli isolées de porcs. Au sein des échantillons prélevés chez les porcs sevrés recevant l'alimentation médicamentée sur une ferme, et pour laquelle une augmentation de la résistance au ceftiofur a été observée, les données révèlent que les souches d'E. coli positives pour blaCMY-2 et résistantes aux ESCs appartenaient à plusieurs lignées clonales différentes arborant divers profils AMR. Le gène blaCMY-2 se répand à la fois horizontalement et clonalement chez ces E. coli. L'ajout de clinoptilotite à la nourriture et le temps après le sevrage influencent la clonalité et la prévalence du gène blaCMY-2 dans les E. coli. Durant les 16 années d'étude, plusieurs lignées clonales différentes ont été observées parmi les souches d'E. coli résistantes au ceftiofur isolées de porc malades de fermes québécoises, bien qu’aucune lignée n'était persistante ou prédominante pendant l'étude. Les résultats suggèrent aussi que le gène blaCMY-2 s'est répandu à la fois horizontalement et clonalement au sein des fermes. De plus, blaCMY-2 est le gène majeur des β-lactamases chez ces isolats. À partir de 2011, nous rapportons l'émergence du gène blaCTX-M dans des lignées génétiques distinctes.

Molecular characterization of extended-spectrum cephalosporin-resistance in Escherichia coli in pigs on-farm and from clinical cases throughout Quebec, Canada during 16 years

Le développement de la multirésistance chez Escherichia coli est un problème important en médecine animale et humaine. En outre, l’émergence et la diffusion des déterminants de résistance aux céphalosporines à larges spectres de troisième génération (ESCs) parmi les isolats, incluant des céphalosporines essentielles en médecine humaine (ex. ceftriaxone et ceftiofur), est un problème majeur de santé publique. Cette thèse visait trois objectifs. D’abord étudier la dynamique de la résistance aux antimicrobiens (AMR) ainsi que la virulence et les profils génétiques de la AMR des E. coli isolées de porcs recevant une nourriture post-sevrage supplémentée avec de la chlortétracycline et de la pénicilline G, et, accessoirement, évaluer les effets d'additifs alimentaires sur cette dynamique en prenant pour exemple d'étude un minéral argileux, la clinoptilolite, étant donné son possible lien avec le gène blaCMY-2 qui confère la résistance au ceftiofur. L'objectif suivant était d'investiguer les mécanismes menant à une augmentation de la prévalence du gène blaCMY-2 chez les porcs qui reçoivent de la nourriture médicamentée et qui n'ont pas été exposés au ceftiofur Ici encore,nous avons examiné les effets d’un supplément alimentaire avec un minéral argileux sur ce phénomène. Enfin, notre dernier objectif était d’étudier, dans le temps, les génotypes des isolats cliniques d'E. coli résistant au ceftiofur, isolés de porcs malades au Québec à partir du moment où la résistance au ceftiofur a été rapportée, soit de 1997 jusqu'à 2012. Dans l'étude initiale, la prévalence de la résistance à 10 agents antimicrobiens, incluant le ceftiofur, s’accroît avec le temps chez les E.coli isolées de porcelets sevrés. Une augmentation tardive de la fréquence du gène blaCMY-2, encodant pour la résistance au ceftiofur, et la présence des gènes de virulence iucD et tsh a été observée chez les isolats. La nourriture supplémentée avec de la clinoptilolite a été associée à une augmentation rapide mais, par la suite, à une diminution de la fréquence des gènes blaCMY-2 dans les isolats. En parallèle, une augmentation tardive dans la fréquence des gènes blaCMY-2 et des gènes de virulence iucD et tsh a été observée dans les isolats des porcs contrôles, étant significativement plus élevé que dans les porcs ayant reçu l'additif au jour 28. La diversité, au sein des E. coli positives pour blaCMY-2 , a été observée au regard des profils AMR. Certaines lignées clonales d'E.coli sont devenues prédominantes avec le temps. La lignée clonale du phylotype A prédominait dans le groupe supplémenté, alors que les lignées clonales du phylotype B1, qui possèdent souvent le gène de virulence iucD associé aux ExPEC, prédominaient dans le groupe contrôle. Les plasmides d'incompatibilité (Inc) des groupes, I1, A/C, et ColE, porteurs de blaCMY-2, ont été observés dans les transformants. Parmi les souches cliniques d'E.coli ESC-résistantes, isolées de porcs malades au Québec de 1997 à 2012, blaCMY-2 était le gène codant pour une β-lactamase le plus fréquemment détecté; suivi par blaTEM et blaCTX-M,. De plus, les analyses clonales montrent une grande diversité génétique. Par contre, des isolats d'E. coli avec des profils PFGE identiques ont été retrouvés dans de multiples fermes la même année mais aussi dans des années différentes. La résistance à la gentamicine, kanamycine, chloramphenicol, et la fréquence de blaTEM et de IncA/C diminuent significativement au cour de la période étudiée, alors que la fréquence de IncI1 et de la multirésistance à sept catégories d'agents antimicrobiens augmente significativement avec le temps. L'émergence d'isolats d'E. coli positifs pour blaCTX-M, une β-lactamase à large spectre et produisant des ESBL, a été observée en 2011 et 2012 à partir de lignées clonales distinctes et chez de nombreuses fermes. Ces résultats, mis ensemble, apportent des précisions sur la dissémination de la résistance au ceftiofur dans les E. coli isolées de porcs. Au sein des échantillons prélevés chez les porcs sevrés recevant l'alimentation médicamentée sur une ferme, et pour laquelle une augmentation de la résistance au ceftiofur a été observée, les données révèlent que les souches d'E. coli positives pour blaCMY-2 et résistantes aux ESCs appartenaient à plusieurs lignées clonales différentes arborant divers profils AMR. Le gène blaCMY-2 se répand à la fois horizontalement et clonalement chez ces E. coli. L'ajout de clinoptilotite à la nourriture et le temps après le sevrage influencent la clonalité et la prévalence du gène blaCMY-2 dans les E. coli. Durant les 16 années d'étude, plusieurs lignées clonales différentes ont été observées parmi les souches d'E. coli résistantes au ceftiofur isolées de porc malades de fermes québécoises, bien qu’aucune lignée n'était persistante ou prédominante pendant l'étude. Les résultats suggèrent aussi que le gène blaCMY-2 s'est répandu à la fois horizontalement et clonalement au sein des fermes. De plus, blaCMY-2 est le gène majeur des β-lactamases chez ces isolats. À partir de 2011, nous rapportons l'émergence du gène blaCTX-M dans des lignées génétiques distinctes.

Relatório final de estágio pedagógico

O presente relatório foi elaborado no âmbito do Estágio Pedagógico, disciplina integrante do plano de estudos do segundo ano do Mestrado em Ensino da Educação Física nos Ensinos Básico e Secundário na Faculdade de Motricidade Humana, que foi realizado na Escola Básica e Secundária Anselmo de Andrade. O objetivo do relatório foi possibilitar uma análise descritiva e reflexiva do ano de estágio acerca das competências que adquiri das atividades realizadas. Ao longo do ano adquiri conhecimentos que me permitiram planear os objetivos anuais da turma, avaliar as aprendizagens dos alunos e conduzir o ensino nas aulas. Para tal foi importante a existência do estudo autónomo, dos momentos de reflexão presentes nas reuniões com os orientadores e colegas de estágio e dos balanços das atividades. No entanto, o estágio pedagógico não se restringiu apenas à função do professor como agente de ensino na sala de aula. Nas restantes áreas do estágio foram desenvolvidas competências complementares ao processo ensino aprendizagem que possibilitaram uma visão mais integrada do ensino.

Students’ Involvement in School and Parental Support: Contributions to the Socio-Educational Intervention

Student involvement in the school and the perception of parental support are core variables in the context of studies on personal and school adjustment of children and adolescents and should be considered in the context of socio-educational intervention. In this study, we formulated the following objectives: i) to understand the differences in students’ involvement in school and the perception of parental support, according to several socio- demographic and school variables, ii) to analyse the relationship between involvement and the perception of parental support iii) to outline socio-educational intervention strategies in the contexts of children’s lives. This is a non-experimental, correlational and cross-sectional study by means of a non-probabilistic convenience sample consisting of 150 children, aged between 10 and 16 years, attending the 2nd and 3rd cycles basic education [5th – 9th years of schooling] attending a school in the central region of Portugal. The data collection instruments were “Students’ Engagement in School: a Four-Dimensional Scale – SES-4DS” (Veiga 2013, 2016), the “Perceived Parental Support Scale” (Veiga, 2011) and a part with socio-demographic and school questions was added. We found significant differences in overall (and partial) amounts of student involvement and the perception of parental support, depending on the age, gender (in agency and behaviour subscales), school difficulties/retentions and methods of study (time, a place to study and a study schedule). We also found positive and significant relationships between student involvement and perception of parental support. The results are in line with the scientific literature in the field, which highlights the key role of the variables, student involvement and perception of parental support in the academic and psychosocial adjustment of young people. These should be considered in the context of socio-educational intervention. Given the above, we present areas and action strategies promoting parent and student involvement in the educational process.

Approximation of non-autonomous dynamic systems by continuous time recurrent neural networks

This work provides a framework for the approximation of a dynamic system of the form x˙=f(x)+g(x)u by dynamic recurrent neural network. This extends previous work in which approximate realisation of autonomous dynamic systems was proven. Given certain conditions, the first p output neural units of a dynamic n-dimensional neural model approximate at a desired proximity a p-dimensional dynamic system with n>p. The neural architecture studied is then successfully implemented in a nonlinear multivariable system identification case study.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Time trends and predictors of mortality from ill-defined causes in old age: 9 year folllow-up of the Bambuí cohort study (Brazil)

The study objective was to examine differentials in time trends and predictors of deaths assigned to symptoms, signs and ill-defined conditions in comparison with other ill-defined conditions (ill-defined cardiovascular diseases, cancer and injury) in a population-based cohort study. Of 1,606 baseline participants aged 60 years and over, 524 died during 9-year follow-up and were included in this study. Deaths coded to "symptoms" declined by 77% in the period from 1997-1999 to 2003-2005. Deaths coded to other ill-defined conditions remained unchanged. The calendar period 2003-2005 (RR = 0.25; 95%CI: 0.09-0.70) and in-hospital deaths (RR = 0.16; 95%CI: 0.08-0.34) were independently associated with "symptoms", but not with other ill-defined conditions. Baseline socio-demographic characteristics and chronic diseases were not predictors of these outcomes. International and national agencies have focused on the reduction of deaths assigned to "symptoms" to improve the registration of vital statistics, while other ill-defined conditions have received little attention. Our data provide evidence supporting the need to redress this situation.

The Effect of Spatial Scale on Predicting Time Series: A Study on Epidemiological System Identification

A susceptible-infective-recovered (SIR) epidemiological model based on probabilistic cellular automaton (PCA) is employed for simulating the temporal evolution of the registered cases of chickenpox in Arizona, USA, between 1994 and 2004. At each time step, every individual is in one of the states S, I, or R. The parameters of this model are the probabilities of each individual (each cell forming the PCA lattice ) passing from a state to another state. Here, the values of these probabilities are identified by using a genetic algorithm. If nonrealistic values are allowed to the parameters, the predictions present better agreement with the historical series than if they are forced to present realistic values. A discussion about how the size of the PCA lattice affects the quality of the model predictions is presented. Copyright (C) 2009 L. H. A. Monteiro et al.

In vivo dynamics of axon pathfinding in the Drosophila CNS: A time-lapse study of an identified motoneuron

We developed a system for time-lapse observation of identified neurons in the central nervous system (CNS) of the Drosophila embryo. Using this system, we characterize the dynamics of filopodia and axon growth of the motorneuron RP2 as it navigates anteriorly through the CNS and then laterally along the intersegmental nerve (ISN) into the periphery. We find that both axonal extension and turning occur primarily through the process of filopodial dilation. In addition, we used the GAL4-UAS system to express the fusion protein Tau-GFP in a subset of neurons, allowing us to correlate RP2's patterns of growth with a subset of axons in its environment. In particular, we show that RP2's sharp lateral turn is coincident with the nascent ISN. (C) 1998 John Wiley & Sons, Inc.