基于ACEX1K30的HIRFL-CSRe高精度线性插值异步FIFO

本设计实现了HIRFL-CSRe同步系统控制器DSP插件内的FPGA中的FIFO(First in first out)功能,数据入口是16位DSP总线,数据出口是16位DAC总线。其核心机制采用双缓冲"乒乓操作",并在FPGA内完成一次线性插值。程序采用VHDL硬件描述语言在Altera公司的现场可编程逻辑器件ACEX1K30上实现。FIFO实现机制完全自行设计,解决了传统异步FIFO由于读写时钟异步造成的空/满标志难以准确给出及数据输出时间不能精确保证的难题,满足了HIRFL-CSRe对于输出数据不间断(每微秒一个)的要求,并由于在FPGA内实现了一次线性插值,从而把从DSP中接收到的已插值数据量增加了一倍,在宏观上降低了DSP的数据运算量。模块经现场工作证实FIFO数据输出时间误差控制在40ns内,达到设计要求。

基于USB接口和CPLD技术的CAMAC机箱控制器

介绍了基于U SB接口技术和CPLD技术的智能型的CAM AC机箱控制器的设计,该控制器设计简单,开发周期短,运行高效可靠,支持短周期。

基于以太网和USB技术的CAMAC机箱控制器

介绍了基于以太网技术和USB接口技术的智能型的CAMAC机箱控制器的设计,该控制器支持网络接口和USB接口,能够方便快捷的构成高速数据获取系统,运行高效可靠,且支持CAMAC短周期。

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法。设计中采用VHDL语言对CPLD进行编程。同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。

SDRAM控制器的设计及其应用

介绍了SDRAM存储器的工作原理及控制特点,描述了SDRAM控制器软核的设计方法,阐述了基于VHDL语言的状态机实现SDRAM控制器的关键技术,并给出了该控制器在HIRFL-CSR数据获取控制系统中的应用。

Kicker电源数字延迟线及低压监测系统设计

踢轨磁铁（Kicker）电源系统是HIRFL-CSR注入引出系统中实现快引出的一个关键元件，主要功能是为踢轨磁铁提供快脉冲励磁电流以产生所需要的快脉冲磁场。Kicker电源提供的是高电压大电流的快脉冲，电流脉冲上升沿和下降沿为150ns,脉冲宽度为650ns,其脉冲峰值电流为2700A，工作周期为10s-17s。因此及时监控Kicker电源闸流管的工作状况以及电流脉冲波形特性至关重要。本文针对踢轨磁铁（Kicker）电源的需要，进行了Kicker电源监测系统的设计，主要针对闸流管误漏导通检测、电流脉冲宽度过宽过窄检测、脉冲宽度测量及脉冲计数等功能提出了电路的工作原理，并设计了具体电路。系统输入端采用光纤接口，而输出端采用了PLC数字I/O接口。由于采用PLC接收监测电路板的信号来完成对Kicker电源的监控报警，基于此编写了相关PLC程序，并调试通过。该监测系统电路板已调试完成，可以很好地完成对Kicker电源系统较为全面的状态监测，方便地对Kicker电源系统状态进行监控。另外，为了解决Kicker电源系统脉冲同步的问题，以满足兰州重离子加速器冷却储存环（HIRFL-CSR）环踢轨磁铁（Kicker）电源对电流脉冲进行适当延迟的要求，还分别设计了ECL高速可程控数字延迟线电路系统和基于CPLD的数字延迟线系统，分析介绍了数字延迟线系统结构、工作原理及PCB版图设计等。ECL高速可程控数字延迟线电路已初步调试通过，而基于CPLD的数字延迟线系统已完成了程序编程及仿真工作，它克服了ECL数字延迟线不能实现零延迟的缺点，且可以通过修改VHDL程序来设置出更多位的可编程数字延迟线，方便灵活

CSR真空控制系统的研究

本论文主要解决CSR真空系统的控制实现与连锁保护问题。 HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程。为了保证CSR正常运行，超高真空系统的平均真空度必须达到6×10-9Pa，超高的真空度来之不易，CSR上任何一处真空设备发生故障，就会破坏真空度，所以CSR必须具有响应速度快、安全可靠，稳定性好的真空控制与连锁保护系统。 HIRFL-CSR真空设备有离子泵电源、分子泵、钛升华泵、阀门、真空计等。分子泵只在粗抽时使用，钛升华泵为间歇升华，因此不需要监控。需要显示和控制的设备为离子泵电源、真空计和真空阀门。通过对CSR上每个真空计的真空度数据的监测和真空阀门状态的采集，一旦真空度降低到一定阈值，立即关闭相应位置阀门（保护真空）,并给出故障报警，从而实现真空系统的连锁保护。 真空控制系统以嵌入式处理器ARM、复杂可编程逻辑器件CPLD和微控制器MSP430为核心，实现了远程数据采集、数据显示和自动控制等功能。本系统可以进行现场监控与调试，也可以通过集成的100Mbps以太网接口电路进行远程监测与控制，CSR上各处真空度和真空阀门状态自动传送到中央控制中心，中控中心也可以发送命令查询当前真空设备状态和各种读数。 本文主要介绍了基于ARM、CPLD和MSP430的嵌入式真空控制系统的设计与实现。内容主要包括(1)系统各部分硬件电路设计与真空控制功能实现 ，硬件系统调试 。(2)嵌入式uClinux操作系统构建和在其上进行的应用程序，设备驱动程序，串行通信程序的开发。（3）CPLD的VHDL程序和MSP430的C430程序设计。 本文目的是解决CSR真空控制系统问题，但对于许多远程数据采集与控制等问题的解决有重要参考价值

Kicker电源数字延迟线及低压监测系统设计

踢轨磁铁（Kicker）电源系统是兰州重离子加速器冷却储存环（HIRFL-CSR）注入引出系统中实现快引出的一个关键元件，主要功能是为踢轨磁铁提供快脉冲励磁电流以产生所需要的快脉冲磁场。踢轨磁铁（Kicker）电源系统各触发脉冲是否同步关系到束流能否顺利注入引出以及有好的束流品质。基于此，本文介绍了基于CPLD-EPM1270T144的数字延迟线系统，以满足HIRFL-CSR踢轨磁铁（Kicker）电源对触发脉冲进行适当延迟的要求；分析介绍了数字延迟线系统结构、工作原理、PCB制版及系统调试。实际检验证明本设计通过修改VHDL程序来调节延迟时间能够方便灵活的完成Kicker电源系统对脉冲同步的要求，延迟精度达到10ns。另外，由于Kicker电源提供的是高电压大电流的快脉冲，电流脉冲上升沿和下降沿为150ns、脉冲宽度为650ns,其脉冲峰值电流为2700A、工作周期为10s-17s，因此及时监控Kicker电源闸流管的工作状况以及电流脉冲波形特性非常重要。基于此，本文还进行了Kicker电源监测系统的设计。该设计主要针对闸流管误漏导通检测、电流脉冲宽度过宽过窄检测、脉冲宽度测量及脉冲计数等功能提出了电路的系统结构、工作原理，并完成了程序编程、仿真及外围电路设计

SDRAM控制器的设计及其在CSR控制系统中的应用

在国家重大科学工程HIRFL-CSR的控制系统中，高速数据获取单元或非线性过程控制器常用到数据缓冲存储器。采用集成度高、功耗低、可靠性高、处理能力强的同步动态随机存储器SDRAM，是最好的选择。但是，与速度快、控制简单的SRAM相比，SDRAM存储器有复杂的时序要求，需要定时刷新，为此，必须设计SDRAM控制器。为了降低系统成本，采用FPGA技术，并使用VHDL语言设计和实现SDRAM控制器。论文首先介绍了存储器的结构和原理，SDRAM控制器的结构和组成，FPGA技术及其配置方法和VHDL语言的基本概念。随后详细介绍了SDRAM控制器基本结构的建立、符合PC133规范的硬件设计方案和软件的实现。其次，介绍了串口和SDRAM控制器的设计开发平台，并实现对SDRAM存储器的数据读写和刷新。另外，还介绍了与计算机进行串口通信的设计。 最后，介绍了利用FPGA实现DSP与SDRAM的接口电路设计及其在HIRFL-CsR控制系统中的应用。整个论文的工作完成了CSR控制系统中SDRAM控制器的硬件设计和VHDL程序编制、调试。为以后开发和实现控制系统的高速数据获取提供了一个原型。

基于RFID的基带通信IP核的设计与仿真

分析基于射频识别(RFID)技术的系统基带通信过程,建立RFID基带传输模型,利用FPGA技术实现具有基带编解码、数据收发功能的通信IP核,介绍基于模块化思想的基带通信IP核的RTL设计方法,利用QuartusⅡ与Simulink工具进行系统仿真,仿真实验结果表明,该通信模块是有效的,能够为设计RFID通信系统提供高度集成的基带通信IP核。

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个NiosⅡ软核,用VHDL语言编写用户自定义组件.在一个由NiosⅡ软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.

智能相机在激光焊缝跟踪检测系统中的应用研究

本文以中国科学院知识创新工程重要方向项目“全自动激光拼焊成套装备关键技术研究与示范应用”及沈阳市科技攻关项目“激光视觉焊缝自动跟踪与质量检测系统”为依托，针对激光焊接这个难点问题，在广泛调研国内外研究现状的基础上，研究开发了一套激光视觉焊缝跟踪检测原理样机。本文主要包括以下四方面的工作：1焊缝跟踪系统的系统结构搭建；2图像处理方法研究；3图像处理方法在FPGA中的实现；4基于工业机器人的激光焊接实验 及结果分析。具体工作如下： 本文首先论述了应用于焊缝跟踪的线结构光视觉传感器检测原理，建立了激光焊缝跟踪检测系统实验平台。该平台由图像采集与处理模块、上位机系统、DSP控制器、伺服电机驱动器、伺服电机等五部分组成。 激光拼焊焊缝跟踪图像的处理方法是关键技术之一，直接影响系统的实时性，根据激光拼焊焊缝跟踪图像的特点设计了相应的图像处理算法，分析研究了基于数学形态学的焊缝跟踪结构光条纹图像增强算法，并根据本课题的特点提出了一种基于模板的边缘提取方法，能简洁快速地提取出单像素边缘，然后研究了结构光中心线提取算法以及焊缝特征点识别算法，最后通过仿真实验验证了该图像处理流程的有效性。 论文的重点在于图像处理方法在智能相机中的实时实现。跟踪系统对图像处理的实时性要求很高，传统的处理方法主要是在DSP中以软件编程的方式实现，速度难以进一步提高，本课题中通过在智能相机中的FPGA中构建一个SOPC系统，将基于硬件描述语言VHDL完成的图像预处理模块和基于Xilinx公司的microblaze软核的特征点提取模块集成在单片芯片上，实现了激光条纹特征点的实时提取，系统具有高度的灵活性与出色的功能。 最后对搭建的跟踪系统平台进行了实验研究，用实验验证了焊缝跟踪系统的性能，保证了该套系统能够满足实时跟踪的要求，可以达到预期的设计目标。

Efficient FPGA Hardware Development: A Multi-Language Approach

This paper presents a multi-language framework to FPGA hardware development which aims to satisfy the dual requirement of high-level hardware design and efficient hardware implementation. The central idea of this framework is the integration of different hardware languages in a way that harnesses the best features of each language. This is illustrated in this paper by the integration of two hardware languages in the form of HIDE: a structured hardware language which provides more abstract and elegant hardware descriptions and compositions than are possible in traditional hardware description languages such as VHDL or Verilog, and Handel-C: an ANSI C-like hardware language which allows software and hardware engineers alike to target FPGAs from high-level algorithmic descriptions. On the one hand, HIDE has proven to be very successful in the description and generation of highly optimised parameterisable FPGA circuits from geometric descriptions. On the other hand, Handel-C has also proven to be very successful in the rapid design and prototyping of FPGA circuits from algorithmic application descriptions. The proposed integrated framework hence harnesses HIDE for the generation of highly optimised circuits for regular parts of algorithms, while Handel-C is used as a top-level design language from which HIDE functionality is dynamically invoked. The overall message of this paper posits that there need not be an exclusive choice between different hardware design flows. Rather, an integrated framework where different design flows can seamlessly interoperate should be adopted. Although the idea might seem simple prima facie, it could have serious implications on the design of future generations of hardware languages.

Area-efficient high-speed 3D DWT processor architecture

An area-efficient high-throughput architecture based on distributed arithmetic is proposed for 3D discrete wavelet transform (DWT). The 3D DWT processor was designed in VHDL and mapped to a Xilinx Virtex-E FPGA. The processor runs up to 85 MHz, which can process the five-level DWT analysis of a 128 x 128 x 128 fMRI volume image in 20 ms.

High-performance 3D median filter architecture for medical image despeckling

A high-sample rate 3D median filtering processor architecture is proposed, based on a novel 3D median filtering algorithm, that can reduce the computing complexity in comparison with the traditional bubble sorting algorithm. A 3 x 3 x 3 filter processor is implemented in VHDL, and the simulation verifies that the processor can process a 128 x 128 x 96 MRI image in 0.03 seconds while running at 50 MHz.