SDRAM控制器的设计及其在CSR控制系统中的应用

在国家重大科学工程HIRFL-CSR的控制系统中，高速数据获取单元或非线性过程控制器常用到数据缓冲存储器。采用集成度高、功耗低、可靠性高、处理能力强的同步动态随机存储器SDRAM，是最好的选择。但是，与速度快、控制简单的SRAM相比，SDRAM存储器有复杂的时序要求，需要定时刷新，为此，必须设计SDRAM控制器。为了降低系统成本，采用FPGA技术，并使用VHDL语言设计和实现SDRAM控制器。论文首先介绍了存储器的结构和原理，SDRAM控制器的结构和组成，FPGA技术及其配置方法和VHDL语言的基本概念。随后详细介绍了SDRAM控制器基本结构的建立、符合PC133规范的硬件设计方案和软件的实现。其次，介绍了串口和SDRAM控制器的设计开发平台，并实现对SDRAM存储器的数据读写和刷新。另外，还介绍了与计算机进行串口通信的设计。 最后，介绍了利用FPGA实现DSP与SDRAM的接口电路设计及其在HIRFL-CsR控制系统中的应用。整个论文的工作完成了CSR控制系统中SDRAM控制器的硬件设计和VHDL程序编制、调试。为以后开发和实现控制系统的高速数据获取提供了一个原型。