Uma ferramenta para automação da geração do leiaute de circuitos analógicos sobre uma matriz de transistores MOS pré-difundidos

Este trabalho apresenta o LIT, uma ferramenta de auxílio ao projeto de circuitos integrados analógicos que utiliza a técnica da associação trapezoidal de transistores (TAT) sobre uma matriz digital pré-difundida. A principal característica é a conversão de cada transistor simples de um circuito analógico em uma associação TAT equivalente, seguido da síntese automática do leiaute da associação séria-paralela de transistores. A ferramenta é baseada na matriz SOT (sea-of-transistors), cuja arquitetura é voltada para o projeto de circuitos digitais. A matriz é formada somente por transistores unitários de canal curto de dimensões fixas. Através da técnica TAT, entretanto, é possível criar associações série-paralelas cujo comportamento DC aproxima-se dos transistores de dimensões diferentes dos unitários. O LIT é capaz de gerar automaticamente o leiaute da matriz SOT e dos TATs, além de células analógicas básicas, como par diferencial e espelho de corrente, respeitando as regras de casamento de transistores. O cálculo dos TATs equivalentes também é realizado pela ferramenta. Ela permite a interação com o usuário no momento da escolha da melhor associação. Uma lista de possíveis associações é fornecida, cabendo ao projetista escolher a melhor. Além disso, foi incluído na ferramenta um ambiente gráfico para posicionamento das células sobre a matriz e um roteador global automático. Com isso, é possível realizar todo o fluxo de projeto de um circuito analógico com TATs dentro do mesmo ambiente, sem a necessidade de migração para outras ferramentas. Foi realizado também um estudo sobre o cálculo do TAT equivalente, sendo que dois métodos foram implementados: aproximação por resistores lineares (válida para transistores unitários de canal longo) e aproximação pelo modelo analítico da corrente de dreno através do modelo BSIM3. Três diferentes critérios para a escolha da melhor associação foram abordados e discutidos: menor diferença de corrente entre o TAT e o transistor simples, menor número de transistores unitários e menor condutância de saída. Como circuito de teste, foi realizado o projeto com TATs de um amplificador operacional de dois estágios (amplificador Miller) e a sua comparação com o mesmo projeto utilizando transistores full-custom. Os resultados demonstram que se pode obter bons resultados usando esta técnica, principalmente em termos de desempenho em freqüência. A contribuição da ferramenta LIT ao projeto de circuitos analógicos reside na redução do tempo de projeto, sendo que as tarefas mais suscetíveis a erro são automatizadas, como a geração do leiaute da matriz e das células e o roteamento global. O ambiente de projeto, totalmente gráfico, permite que mesmo projetistas analógicos menos experientes realizem projetos com rapidez e qualidade. Além disso, a ferramenta também pode ser usada para fins educacionais, já que as facilidades proporcionadas ajudam na compreensão da metodologia de projeto.

Filmes finos dielétricos para a tecnologia do silício : processamento térmico e caracterização

O rápido avanço tecnológico coloca a tecnologia do Si diante de um grande desafio: substituir o dielétrico de porta utilizado por mais de 40 anos em dispositivos MOSFET (transistor de efeito de campo metal-óxido-semicondutor), o óxido de silício (SiO2), por um material alternativo com maior constante dielétrica. Nesse contexto, vários materiais têm sido investigados. Nesta tese concentramos nossa atenção em três candidatos: o óxido de alumínio (Al2O3), o silicato de zircônio (ZrSixOy) e o aluminato de zircônio (ZrAlxOy). Nossos resultados experimentais baseiam-se em técnicas de análise com feixes de íons ou raios-X e de microscopia de força atômica. No caso do Al2O3, investigamos a difusão e reação de oxigênio através de filmes relativamente espessos (35 nm) quando submetidos a tratamento térmico em atmosfera oxidante, e os efeitos que esses processos provocam em filmes finos (6,5 nm) de Al2O3 depositados sobre uma estrutura SiO2/Si. Observamos que o processo de difusão-reação em filmes de Al2O3 é diferente do observado em filmes de SiO2: no primeiro caso, oxigênio difunde e incorpora-se em todo o volume do filme, enquanto que em filmes de SiO2, oxigênio difunde através do filme, sem incorporar-se em seu volume, em direção à interface SiO2/Si, onde reage. Além disso, quando oxigênio atinge a interface Al2O3/Si e reage com o Si, além da formação de SiO2, parte do Si migra em direção ao Al2O3, deslocando parte dos átomos de Al e de O. Modelos baseados em difusão e reação foram capazes de descrever qualitativamente os resultados experimentais em ambos os casos. A deposição de filmes de Al2O3 sobre Si por deposição química de camada atômica a partir de vapor também foi investigada, e uma nova rotina de deposição baseada em préexposição dos substratos de Si ao precursor de Al foi proposta. As estruturas ZrSixOy/Si e ZrAlxOy/Si (ligas pseudobinárias (ZrO2)z(SiO2)1-z e (ZrO2)z(Al2O3)1-z depositadas sobre Si) foram submetidas a tratamentos térmicos em oxigênio ou vácuo com o objetivo de investigar possíveis instabilidades. Os tratamentos térmicos não provocaram instabilidades na distribuição de Zr, mas migração e incorporação de Si no filme dielétrico foram observadas durante os dois tratamentos para ambos os materiais.

Transporte atômico e incorporação de oxigênio em filmes de HfSiO e HfSiON depositados sobre Si

Esse trabalho estuda a estabilidade térmica e o transporte atômico em filmes dielétricos de HfSiO e HfSiON depositados por sputtering reativo sobre c-Si. Esses materiais possuem alta constante dielétrica (high- ) e são candidatos a substituir o óxido de silício como dielétrico de porta em dispositivos do tipo transistor de efeito de campo metal-óxido-semicondutor (MOSFETs). Esses filmes foram submetidos a diferentes seqüências de tratamentos térmicos em atmosferas inerte e de O2, e foram caracterizados através de análises de feixe de íons e espectroscopia de fotoelétrons induzidos por raios-X (XPS). Nesse estudo foi observado que a incorporação de oxigênio se dá através da troca com N ou O previamente existente nos filmes. Em filmes de aproximadamente 50 nm de espessura foi observado que a presença do N limita a difusão de oxigênio de forma que a frente de incorporação avança em direção ao interior do filme com o aumento do tempo de tratamento, enquanto nos filmes de HfSiO/Si o oxigênio é incorporado ao longo de todo o filme, mesmo para o tempo mais curto de tratamento. Diferentemente de outros materiais high- estudados, não foi possível observar migração de Si do substrato em direção a superfície dos filmes de HfSiON/Si com aproximadamente 2,5 nm de espessura. Os resultados obtidos nesse trabalho mostram que filmes de HfSiON/Si são mais estáveis termicamente quando comparados com outros filmes dielétricos depositados sobre Si anteriormente estudados, mas antes que ele se torne o dielético de porta é ainda necessário que se controle a difusão de N em direção ao substrato como observado nesse trabalho.

Relaxação estrutural de camadas pseudomórficas de SiGe/Si(100) induzida pela implantação iônica de He ou Si e tratamento térmico

O Si tensionado (sSi) é um material com propriedades de transporte eletrônico bastante superiores as do Si, sendo considerado como uma alternativa importante para a produção de dispositivos MOSFET (transistor de efeito de campo metal-óxido-semicondutor) de mais alta performance (e.g. freqüências de operação f>100 GHz). O sSi é obtido através do crescimento epitaxial de Si sobre um substrato de mesma estrutura cristalina, porém com parâmetro de rede diferente. Esta tese apresenta uma investigação detalhada de um novo método que possibilita a produção de camadas relaxadas de Si1xGex com espessuras inferiores a 300 nm, consideradas como a melhor alternativa tecnológica para a produção de sSi. Este método envolve a implantação de íons de He+ ou de Si+ em heteroestruturas pseudomórficas de Si1-xGex/Si(001) e tratamentos térmicos. Foram estudados os efeitos dos diversos parâmetros experimentais de implantação e tratamentos térmicos sobre o processo de relaxação estrutural, utilizando-se heteroestruturas pseudomórficas de Si1-xGex/Si(001) crescidas via deposição de vapor químico, com distintas concentrações de Ge (0,19x 0,29) e com espessuras entre 70 e 425 nm. Com base no presente estudo foi possível identificar diversos mecanismos atômicos que influenciam o processo de relaxação estrutural das camadas de Si1-xGex/Si(001). O processo de relaxação é discutido em termos de um mecanismo complexo que envolve formação, propagação e interação de discordâncias a partir de defeitos introduzidos pela implantação. No caso das implantações de He, por exemplo, descobrimos que podem ocorrer perdas de He durante as implantações e que este efeito influencia negativamente a relaxação de camadas finas. Além disso, também demonstramos que os melhores resultados são obtidos para energias e fluências de implantação que resultam na formação de bolhas planas localizadas no substrato de Si a uma distância da interface equivalente a uma vez a espessura da camada de SiGe. O grau de relaxação satura em 50% para camadas de SiGe com espessura 100 nm. Este resultado é discutido em termos da energia elástica acumulada na camada de SiGe e da retenção de He. No caso de implantações de Si, discutimos a formação de defeitos tipo {311} e sua transformação térmica em discordâncias. Este estudo resultou numa visão abrangente dos principais fatores limitantes do processo, bem como na otimização dos valores de parâmetros experimentais para a produção de camadas de SiGe com alto grau de relaxação e com baixa densidade de defeitos.

Uma fonte chaveada de 50kW com correção de fator de potência para alimentação de uma tocha de plasma Indutiva utilizando técnicas de controle digital

This work deals with the development of an experimental study on a power supply of high frequency that provides the toch plasmica to be implemented in PLASPETRO project, which consists of two static converters developed by using Insulated Gate Bipolar Transistor (IGBT). The drivers used to control these keys are triggered by Digital Signal Processor (DSP) through optical fibers to reduce problems with electromagnetic interference (EMI). The first stage consists of a pre-regulator in the form of an AC to DC converter with three-phase boost power factor correction which is the main theme of this work, while the second is the source of high frequency itself. A series-resonant inverter consists of four (4) cell inverters operating in a frequency around 115 kHz each one in soft switching mode, alternating itself to supply the load (plasma torch) an alternating current with a frequency of 450 kHz. The first stage has the function of providing the series-resonant inverter a DC voltage, with the value controlled from the power supply provided by the electrical system of the utility, and correct the power factor of the system as a whole. This level of DC bus voltage at the output of the first stage will be used to control the power transferred by the inverter to the load, and it may vary from 550 VDC to a maximum of 800 VDC. To control the voltage level of DC bus driver used a proportional integral (PI) controller and to achieve the unity power factor it was used two other proportional integral currents controllers. Computational simulations were performed to assist in sizing and forecasting performance. All the control and communications needed to stage supervisory were implemented on a DSP

Separating interface state response from parasitic effects in conductance measurements on organic metal-insulator-semiconductor capacitors

A simple model is developed for the admittance of a metal-insulator-semiconductor (MIS) capacitor which includes the effect of a guard ring surrounding the Ohmic contact to the semiconductor. The model predicts most of the features observed in a MIS capacitor fabricated using regioregular poly(3-hexylthiophene) as the active semiconductor and polysilsesquioxane as the gate insulator. In particular, it shows that when the capacitor is driven into accumulation, the parasitic transistor formed by the guard ring and Ohmic contact can give rise to an additional feature in the admittance-voltage plot that could be mistaken for interface states. When this artifact and underlying losses in the bulk semiconductor are accounted for, the remaining experimental feature, a peak in the loss-voltage plot when the capacitor is in depletion, is identified as an interface (or near interface) state of density of similar to 4 x 10(10) cm(-2) eV(-1). Application of the model shows that exposure of a vacuum-annealed device to laboratory air produces a rapid change in the doping density in the channel region of the parasitic transistor but only slow changes in the bulk semiconductor covered by the gold Ohmic contact. (C) 2008 American Institute of Physics.

Winner-take-all circuit using CMOS technology

In this paper is presented an implementation of winner-take-all circuit using CMOS technology. In the proposed configuration the inputs are current and the outputs voltage. The simulation results show that the circuit can be a winner if its input is larger than the other by 2 mu A. The simulation also shows that the response time is 100ns at a 0.2pF load capacitance. To demonstrate the functionality of the proposed circuit, a two-input winner take all circuit was built and tested by using discrete CMOS transistor array (CD40071).

Novel high-power-factor ZCS-PWM preregulators

This paper introduces novel zero-current-switching (ZCS) pulsewidth-modulated (PWM) preregulators based on a new soft-commutation cell, suitable for insulated gate bipolar transistor applications. The active switches in these proposed rectifiers turn on in zero current and turn off in zero current-zero voltage. In addition, the diodes turn on in zero voltage and their reverse-recovery effects over the active switches are negligible. Moreover, based on the proposed cell, an entire family of de-to-de ZCS-PWM converters can be generated, providing conditions to obtain naturally isolated converters, for example, derived buck-boost, Sepic. and Zeta converters. The novel ac-to-dc ZCS-PWM boost and Zeta preregulators are presented in order to verify the operation of this soft-commutation cell, In order to minimize the harmonic contents of the input current, increasing the ac power factor, the average-current-mode control is used, obtaining preregulators with ac power factor near unity and high efficiency at wide load range. The principle of operation, theoretical analysis, design example, and experimental results from test units for the novel preregulators are presented. The new boost preregulator was designed to nominal values of 1.6 kW output power, 220 V(rms) input voltage, 400 V(dc) output voltage, and operating at 20 kHz. The measured efficiency and power factor of the new ZCS-PWM boost preregulator were 96.7% and 0,99, respectively, with an input current total harmonic distortion (THD) equal to 3.42% for an input voltage with THD equal to 1.61%, at rated load, the new ZCS-PWM Zeta preregulator was designed to voltage step-down operation, and the experimental results were obtained from a laboratory prototype rated at 500 W, 220 V(rm), input voltage, 110 V(dc) output voltage, and operating at 50 kHz. The measured efficiency of the new ZCS-PWM Zeta preregulator is approximately 96.9% and the input power factor is 0.98, with an input current THD equal to 19.07% while the input voltage THD is equal to 1.96%, at rated load.

A tunable triode-MOSFET transconductor and its application to g(m)-C filters

A linear, tunable CMOS transconductance stage is introduced. Drain voltage of the input transistor operating in triode region is settled by a regulation loop and a first-order linear relationship between g(m) and a de bias voltage is achieved. In addition to easy tuning, this technique offers circuit simplicity, wide dynamic range, high input and output impedances and low consumption. The transconductor is presented on both single-ended and fully-differential versions. A 3rd-order elliptical low-pass g(m)-C filter with a nominal roll-off frequency of 2MHz is used as one example for the many applications of the proposed transconductor. SPICE data describe circuits performances and filter tunabilily Passband is tuned at a rate of 2.36KHz/mV and good linearity is indicated by a 0.89% THD for an 800mV(p-p) balanced-driven input.

Settling analysis of MOS regulated current mirrors applied to micropower D/A converters

This paper provides an insight to the trade-off between settling time and power consumption in regulated current mirrors as building parts in micropower current-switching D/A converters. The regulation-loop frequency characteristic is obtained and difficulties to impose a dominant-pole condition to the resulting 2nd-order system are evaluated. Raising pole frequencies in micropower circuits, while meeting consumption requirements, is basically limited by parasitic capacitances. For such cases, an alternative is to impose a twin-pole condition in which design constraints are somewhat relieved and settling slightly improved. Relationships between pole frequencies, transistor geometry and bias are established and design guidelines for regulated current mirrors founded. By placing loop-transistors in either weak or strong inversion, small (W/L) ratios are allowed and stray capacitances reduced. Simulated waveforms suggest a good agreement with theory. The proposed approach applied to the design of a micropower current-mode D/A converter improves both simulated and experimental settling performance.

A low-voltage low-power analog memory cell with built-in 4-quadrant multiplication

An accurate switched-current (SI) memory cell and suitable for low-voltage low-power (LVLP) applications is proposed. Information is memorized as the gate-voltage of the input transistor, in a tunable gain-boosting triode-transconductor. Additionally, four-quadrant multiplication between the input voltage to the transconductor regulation-amplifier (X-operand) and the stored voltage (Y-operand) is provided. A simplified 2 x 2-memory array was prototyped according to a standard 0.8 mum n-well CMOS process and 1.8-V supply. Measured current-reproduction error is less than 0.26% for 0.25 muA less than or equal to I-SAMPLE less than or equal to 0.75 muA. Standby consumption is 6.75 muW per cell @I-SAMPLE = 0.75 muA. At room temperature, leakage-rate is 1.56 nA/ms. Four-quadrant multiplier (4QM) full-scale operands are 2x(max) = 320 mV(pp) and 2y(max). = 448 mV(pp), yielding a maximum output swing of 0.9 muA(pp). 4QM worst-case nonlinearity is 7.9%.

A low-voltage wide-swing programmable-gain current amplifier

A CMOS low-voltage, wide-swing continuous-time current amplifier is presented. Exhibiting an open-loop architecture, the circuit is composed of transresistance and transconductance stages built upon triode-operating transistors. In addition to an extended dynamic range, the current gain can be programmed within good accuracy by a rapport involving only transistor geometries and tuning biases. Low temperature-drift on gain setting is then expected.In accordance with a 0.35 mum n-well CMOS fabrication process and a single 1.1 V-supply, a balanced current-amplifier is designed for a programmable gain-range of 6 - 34 dB and optimized with respect to dynamic range. Simulated results from PSPICE and Bsim3v3 models indicate, for a 100 muA(pp)-output current, a THD of 0.96 and 1.87% at 1 KHz and 100 KHz, respectively. Input noise is 120 pArootHz @ 10 Hz, with S/N = 63.2 dB @ 1%-THD. At maximum gain, total quiescent consumption is 334 muW. Measurements from a prototyped amplifier reveal a gain-interval of 4.8-33.1 dB and a maximum current swing of 120 muA(pp). The current-amplifier bandwidth is above 1 MHz.

A configurable approach to circuit simulation

This paper presents a configurable architecture which was designed to aid in the simulation of ULSI circuits at the transistor level. Elsewhere [1] this architecture was shown to be able to run such simulations several times as fast as standard circuit simulators such as SPICES. In this paper, after describing the overall idea and the the architecture of the system as a whole, I concentrate on the description of the architecture of the processing elements of the computing array.

On optimizing micropower MOS regulated cascode circuits on switched current techniques

Trade-off between settling time and micropower consumption in MOS regulated cascode current sources as building parts in high-accuracy, current-switching D/A converters is analyzed. The regulation-loop frequency characteristic is obtained and difficulties to impose a dominant-pole condition to the resulting 2nd-order system are discussed. Raising pole frequencies while meeting consumption requirements is basically limited by parasitic capacitances. An alternative is found by imposing a twin-pole system in which design constraints are somewhat relaxed and settling slightly faster. Relationships between pole frequencies, transistor geometry and bias are established. Simulated waveforms obtained with PSpice of designed circuits following a voltage perturbation suggest a good agreement with theory. The proposed approach applied to the design of a micropower current-mode D/A converter improves its simulated settling performance.

An accurate low-voltage analog memory-cell with built-in multiplication

A CMOS memory-cell for dynamic storage of analog data and suitable for LVLP applications is proposed. Information is memorized as the gate-voltage of input-transistor of a gain-boosting triode-transconductor. The enhanced output-resistance improves accuracy on reading out the sampled currents. Additionally, a four-quadrant multiplication between the input to regulation-amplifier of the transconductor and the stored voltage is provided. Designing complies with a low-voltage 1.2μm N-well CMOS fabrication process. For a 1.3V-supply, CCELL=3.6pF and sampling interval is 0.25μA≤ ISAMPLE ≤ 0.75μA. The specified retention time is 1.28ms and corresponds to a charge-variation of 1% due to junction leakage @75°C. A range of MR simulations confirm circuit performance. Absolute read-out error is below O.40% while the four-quadrant multiplier nonlinearity, at full-scale is 8.2%. Maximum stand-by consumption is 3.6μW/cell.