Data structures for SIMD logic simulation

Due to the growth of design size and complexity, design verification is an important aspect of the Logic Circuit development process. The purpose of verification is to validate that the design meets the system requirements and specification. This is done by either functional or formal verification. The most popular approach to functional verification is the use of simulation based techniques. Using models to replicate the behaviour of an actual system is called simulation. In this thesis, a software/data structure architecture without explicit locks is proposed to accelerate logic gate circuit simulation. We call thus system ZSIM. The ZSIM software architecture simulator targets low cost SIMD multi-core machines. Its performance is evaluated on the Intel Xeon Phi and 2 other machines (Intel Xeon and AMD Opteron). The aim of these experiments is to: • Verify that the data structure used allows SIMD acceleration, particularly on machines with gather instructions ( section 5.3.1). • Verify that, on sufficiently large circuits, substantial gains could be made from multicore parallelism ( section 5.3.2 ). • Show that a simulator using this approach out-performs an existing commercial simulator on a standard workstation ( section 5.3.3 ). • Show that the performance on a cheap Xeon Phi card is competitive with results reported elsewhere on much more expensive super-computers ( section 5.3.5 ). To evaluate the ZSIM, two types of test circuits were used: 1. Circuits from the IWLS benchmark suit [1] which allow direct comparison with other published studies of parallel simulators.2. Circuits generated by a parametrised circuit synthesizer. The synthesizer used an algorithm that has been shown to generate circuits that are statistically representative of real logic circuits. The synthesizer allowed testing of a range of very large circuits, larger than the ones for which it was possible to obtain open source files. The experimental results show that with SIMD acceleration and multicore, ZSIM gained a peak parallelisation factor of 300 on Intel Xeon Phi and 11 on Intel Xeon. With only SIMD enabled, ZSIM achieved a maximum parallelistion gain of 10 on Intel Xeon Phi and 4 on Intel Xeon. Furthermore, it was shown that this software architecture simulator running on a SIMD machine is much faster than, and can handle much bigger circuits than a widely used commercial simulator (Xilinx) running on a workstation. The performance achieved by ZSIM was also compared with similar pre-existing work on logic simulation targeting GPUs and supercomputers. It was shown that ZSIM simulator running on a Xeon Phi machine gives comparable simulation performance to the IBM Blue Gene supercomputer at very much lower cost. The experimental results have shown that the Xeon Phi is competitive with simulation on GPUs and allows the handling of much larger circuits than have been reported for GPU simulation. When targeting Xeon Phi architecture, the automatic cache management of the Xeon Phi, handles and manages the on-chip local store without any explicit mention of the local store being made in the architecture of the simulator itself. However, targeting GPUs, explicit cache management in program increases the complexity of the software architecture. Furthermore, one of the strongest points of the ZSIM simulator is its portability. Note that the same code was tested on both AMD and Xeon Phi machines. The same architecture that efficiently performs on Xeon Phi, was ported into a 64 core NUMA AMD Opteron. To conclude, the two main achievements are restated as following: The primary achievement of this work was proving that the ZSIM architecture was faster than previously published logic simulators on low cost platforms. The secondary achievement was the development of a synthetic testing suite that went beyond the scale range that was previously publicly available, based on prior work that showed the synthesis technique is valid.

CAPITULO V: PROMOCIÓN DE EXPORTACIONES Y ATRACCIÓN DE INVERSIONES: HACIA UN SISTEMA NACIONAL DE INNOVACIÓN

A partir de los años ochenta Costa Rica adoptó una estrategia de desarrollo económico cuyo eje central consistió en dirigir los esfuerzos institucionales en favor de tres elementos básicos: crecimiento exportador, desgravación arancelaria y atracción de inversión extranjera directa -IED-, razón por la cual este modelo es llamado de “Orientación hacia Afuera”.En materia de Promoción de Exportaciones, el Estado impulsó una serie de importantes políticas con dos objetivos básicos: a) diversificar la oferta exportable nacional, y b) incrementar los mercados de destino de tales exportaciones, con la meta de disminuir la alta dependencia nacional de unos pocos bienes de exportación (tradicionalmente café, banano, carne, azúcar), y que dichas actividades se convirtieran en el motor del crecimiento de la producción, amén de otros resultados positivos esperados en materia de empleo, salarios, productividad y generación de divisas. El desempeño exportador ha sido impresionante, con un importante crecimiento promedio del 16,3% anual entre 1991 y 1998, siendo este último el año de mayor incremento de la década (un 34%), lo que refleja el impacto de la compañía Intel en las exportaciones

Da organização e gestão do processo de treino e competição à análise das cargas por função na competição

Este trabalho consiste na elaboração do Relatório Final do Estágio Curricular, realizado como parte integrante e conclusiva do curso de Mestrado em Treino Desportivo pela Faculdade de Motricidade Humana. O Estágio desenvolveu-se no Real Sport Clube, nomeadamente no escalão de Juniores A na época de 2014/2015 tendo como objetivos favorecer a integração e consolidação, no contexto da prática, os conhecimentos teóricos adquiridos ao longo do curso. O presente relatório está estruturado em diferentes capítulos, ao longo dos quais se apresentam as atividades desenvolvidas durante o Estágio Curricular. O propósito é descrever e refletir sobre as atividades desenvolvidas ao longo da época, pretendendo-se realizar uma avaliação de todo o trabalho desenvolvido e os conhecimentos dele derivado, ao descrever e analisar criticamente as duas dimensões. O relatório tem inicio com uma revisão da literatura que suporta a prática profissional, composta por três áreas: a área 1 diz respeito à organização e gestão do processo de treino e competição, onde são abordadas as tarefas relativas à conceção dos ciclos de treino, condução das sessões e controlo da competição bem como algumas informações relativas ao plantel de Juniores A do RSC. Na área 2 é apresentado um estudo de investigação realizado com recurso a dispositivos GPS que nos apresenta resultados relativos às distâncias percorridas pelos diferentes atletas em jogos oficiais e por último, a área 3 ilustra os dois eventos realizados direcionados para a formação continua dos treinadores de futebol. O Estágio Curricular mostra-se, neste sentido, uma ótima oportunidade de aprendizagem e promotor da aquisição e desenvolvimento de competências profissionais e pessoais, de atitudes e resolução de problemas pedagógicos, por forma a constituir o ponto de partida para uma futura integração no mercado de trabalho.

HPC Accelerators with 3D Memory

After a decade evolving in the High Performance Computing arena, GPU-equipped supercomputers have con- quered the top500 and green500 lists, providing us unprecedented levels of computational power and memory bandwidth. This year, major vendors have introduced new accelerators based on 3D memory, like Xeon Phi Knights Landing by Intel and Pascal architecture by Nvidia. This paper reviews hardware features of those new HPC accelerators and unveils potential performance for scientific applications, with an emphasis on Hybrid Memory Cube (HMC) and High Bandwidth Memory (HBM) used by commercial products according to roadmaps already announced.

Load balancing for constraint solving with GPUs

Solving a complex Constraint Satisfaction Problem (CSP) is a computationally hard task which may require a considerable amount of time. Parallelism has been applied successfully to the job and there are already many applications capable of harnessing the parallel power of modern CPUs to speed up the solving process. Current Graphics Processing Units (GPUs), containing from a few hundred to a few thousand cores, possess a level of parallelism that surpasses that of CPUs and there are much less applications capable of solving CSPs on GPUs, leaving space for further improvement. This paper describes work in progress in the solving of CSPs on GPUs, CPUs and other devices, such as Intel Many Integrated Cores (MICs), in parallel. It presents the gains obtained when applying more devices to solve some problems and the main challenges that must be faced when using devices with as different architectures as CPUs and GPUs, with a greater focus on how to effectively achieve good load balancing between such heterogeneous devices.

Progetto di Sistemi di Regolazione dell'Alimentazione ad Alta Affidabilità per Processori Multi-Core

Quasi tutti i componenti del FIVR (regolatore di tensione Buck che fornisce l'alimentazione ai microprocessori multi-core) sono implementati sul die del SoC e quindi soffrono di problemi di affidabilità associati allo scaling della tecnologia microelettronica. In particolare, la variazione dei parametri di processo durante la fabbricazione e i guasti nei dispostivi di switching (circuiti aperti o cortocircuiti). Questa tesi si svolge in ambito di un progetto di ricerca in collaborazione con Intel Corporation, ed è stato sviluppato in due parti: Inizialmente è stato arricchito il lavoro di analisi dei guasti su FIVR, svolgendo un accurato studio su quelli che sono i principali effetti dell’invecchiamento sulle uscite dei regolatori di tensione integrati su chip. Successivamente è stato sviluppato uno schema di monitoraggio a basso costo in grado di rilevare gli effetti dei guasti più probabili del FIVR sul campo. Inoltre, lo schema sviluppato è in grado di rilevare, durante il tempo di vita del FIVR, gli effetti di invecchiamento che inducono un incorretto funzionamento del FIVR. Lo schema di monitoraggio è stato progettato in maniera tale che risulti self-checking nei confronti dei suoi guasti interni, questo per evitare che tali errori possano compromettere la corretta segnalazione di guasti sul FIVR.

Development of a heterogeneous clustering algorithm for particle shower reconstruction in high energy physics using the SYCL abstraction layer

Nei prossimi anni è atteso un aggiornamento sostanziale di LHC, che prevede di aumentare la luminosità integrata di un fattore 10 rispetto a quella attuale. Tale parametro è proporzionale al numero di collisioni per unità di tempo. Per questo, le risorse computazionali necessarie a tutti i livelli della ricostruzione cresceranno notevolmente. Dunque, la collaborazione CMS ha cominciato già da alcuni anni ad esplorare le possibilità offerte dal calcolo eterogeneo, ovvero la pratica di distribuire la computazione tra CPU e altri acceleratori dedicati, come ad esempio schede grafiche (GPU). Una delle difficoltà di questo approccio è la necessità di scrivere, validare e mantenere codice diverso per ogni dispositivo su cui dovrà essere eseguito. Questa tesi presenta la possibilità di usare SYCL per tradurre codice per la ricostruzione di eventi in modo che sia eseguibile ed efficiente su diversi dispositivi senza modifiche sostanziali. SYCL è un livello di astrazione per il calcolo eterogeneo, che rispetta lo standard ISO C++. Questo studio si concentra sul porting di un algoritmo di clustering dei depositi di energia calorimetrici, CLUE, usando oneAPI, l'implementazione SYCL supportata da Intel. Inizialmente, è stato tradotto l'algoritmo nella sua versione standalone, principalmente per prendere familiarità con SYCL e per la comodità di confronto delle performance con le versioni già esistenti. In questo caso, le prestazioni sono molto simili a quelle di codice CUDA nativo, a parità di hardware. Per validare la fisica, l'algoritmo è stato integrato all'interno di una versione ridotta del framework usato da CMS per la ricostruzione. I risultati fisici sono identici alle altre implementazioni mentre, dal punto di vista delle prestazioni computazionali, in alcuni casi, SYCL produce codice più veloce di altri livelli di astrazione adottati da CMS, presentandosi dunque come una possibilità interessante per il futuro del calcolo eterogeneo nella fisica delle alte energie.

Energy consumption of parallel algorithms for solving linear systems on HPC architecture

Modern High-Performance Computing HPC systems are gradually increasing in size and complexity due to the correspondent demand of larger simulations requiring more complicated tasks and higher accuracy. However, as side effects of the Dennard’s scaling approaching its ultimate power limit, the efficiency of software plays also an important role in increasing the overall performance of a computation. Tools to measure application performance in these increasingly complex environments provide insights into the intricate ways in which software and hardware interact. The monitoring of the power consumption in order to save energy is possible through processors interfaces like Intel Running Average Power Limit RAPL. Given the low level of these interfaces, they are often paired with an application-level tool like Performance Application Programming Interface PAPI. Since several problems in many heterogeneous fields can be represented as a complex linear system, an optimized and scalable linear system solver algorithm can decrease significantly the time spent to compute its resolution. One of the most widely used algorithms deployed for the resolution of large simulation is the Gaussian Elimination, which has its most popular implementation for HPC systems in the Scalable Linear Algebra PACKage ScaLAPACK library. However, another relevant algorithm, which is increasing in popularity in the academic field, is the Inhibition Method. This thesis compares the energy consumption of the Inhibition Method and Gaussian Elimination from ScaLAPACK to profile their execution during the resolution of linear systems above the HPC architecture offered by CINECA. Moreover, it also collates the energy and power values for different ranks, nodes, and sockets configurations. The monitoring tools employed to track the energy consumption of these algorithms are PAPI and RAPL, that will be integrated with the parallel execution of the algorithms managed with the Message Passing Interface MPI.

Plano de ação para redução de parasitoses intestinais em pacientes atendidos no centro de saúde São Francisco, município Cariacica, ES

As parasitoses intestinais constituem um grave problema de saúde pública, especialmente nos municípios com condições precárias de educação sanitária sendo esse problema associado à falta de informação e à hábitos culturais. Esse Plano de ação foi elaborado com finalidade de diminuir a prevalência de parasitoses em crianças e adultos na comunidade atendida na Unidade Básica de Saúde – São Francisco em parceria com a Secretaria Municipal de Saúde de Cariacica. Tem por objetivo a capacitação dos profissionais de saúde propondo conhecimento sobre parasitoses e medidas preventivas. O projeto de intervenção tem como público alvo os profissionais da Estratégia de Saúde da Família, mas a comunidade também se beneficiará, pois será atendida por profissionais da saúde mais capacitados. O município será beneficiado também, pois com a diminuição de casos de parasitoses haverá consequentemente redução de casos de anemia e desnutrição, diminuindo assim, custos com medicamentos antiparasitários e anti-anêmicos. As questões relacionadas ao tratamento da água e saneamento básico têm impacto positivo e é de extrema importância quando se refere à prevenção de enteroparasitoses resultando em uma população mais saudável.