Melhoria do Processo Produtivo da Pietec Através das Ferramentas Kaizen

Esta Tese de Mestrado foi realizada na empresa Pietec Cortiças S.A.. A empresa Pietec Cortiças S.A. é a unidade industrial responsável pela produção de rolhas técnicas de cortiça do Grupo Piedade. O objetivo desta tese prende-se com a melhoria do processo produtivo de uma das suas secções, a secção da Marcação. Esta secção é responsável pela marcação da superfície da rolha, pela aplicação do tratamento de superfície e pelo embalamento das rolhas. A otimização do processo da secção de Marcação, na qualidade de última secção do processo produtivo, permitirá à empresa obter vantagens competitivas. De forma a atingir o objetivo proposto, foi realizado um levantamento exaustivo do processo produtivo e das respetivas operações. Esta análise permitiu a identificação dos possíveis pontos de desperdício, a sua avaliação e a definição de possíveis melhorias que visam o aumento de produtividade e a redução do número de produtos não conformes. Uma vez identificados os pontos críticos do processo, procedeu-se à definição das ações de melhoria a implementar de forma a melhorar o processo produtivo. As ações tomadas assentam na filosofia Lean e nos seus princípios, utilizando-se algumas das ferramentas desta filosofia para concretizar os objetivos traçados. A ferramenta de análise Plan-Do-Check-Act (PDCA) foi a ferramenta base do projeto, acompanhando na elaboração do plano de ação, na implementação das ferramentas 5S e Single Minute Exchange of Die (SMED), na verificação dos resultados e no plano de manutenção das melhorias alcançadas. Após a implementação das medidas definidas no processo de marcação da superfície das rolhas, foi mensurada uma melhoria de 23 % no tempo médio de setup da máquina de marcação. Esta melhoria global foi alcançada através de intervenções no processo de vazamento do circuito da máquina de marcação, no procedimento de armazenamento dos moldes de marcação e na alteração dos mecanismos de ajuste da máquina de marcar e de orientar. No processo de embalamento das rolhas, as medidas implementadas produziram um aumento de 1,7 % no número de rolhas produzidas e uma redução do número de rolhas não conformes de 3,6 %. Os resultados obtidos no projeto demonstram que é possível continuar a melhorar o estado atual dos processos. Constatou-se ainda que, com a adoção de ferramentas de análise e de proposta de melhoria adequadas, é possível atuar sobre os processos e obter melhorias a curto prazo, sem que para isso seja necessário efetuar grandes investimentos.

Redução dos Temmpos de Paragem não Programada numa Linha de Maquinação

A Dissertação que se pretende desenvolver decorre em ambiente industrial numa empresa, em que as principais áreas de actuação dizem respeito à injecção e maquinação de alumínio. Os componentes aí injectados e maquinados, são componentes que servirão posteriormente a indústria automóvel num vasto leque de aplicações, desde componentes para sistemas hidráulicos de travagem e componentes para sistemas de lubrificação. Nesta dissertação foi abordada a temática da redução do tempo de paragem não planeada numa linha de maquinação, pelo que se elencaram as principais causas que originavam essas paragens. Recorrendo à metodologia SMED, e a um vasto conjunto de técnicas auxiliares de determinação de causas como os 5 WHY´s, diagrama de Ishikawa, 5S e Kaizen, foram propostas diversas melhorias para a optimização do procedimento de troca de modelo, incluindo um conjunto de regras que visam a sustentabilidade do processo a médio e longo prazo. Com as melhorias adoptadas, verificou-se uma redução de 27,9% no tempo total de troca de modelo comparativamente com o tempo registado antes da implementação da metodologia SMED. Destaca-se a redução de 75% no tempo de montagem e desmontagem dos dispositivos no 3ºProcesso da linha em estudo. Revelou-se também crucial que para a implementação da técnica SMED ser bem sucedida em termos de eficiência e sustentabilidade, devem ser adoptadas um conjunto de diversas ferramentas “Lean Management” e de normalização do trabalho.

Abstract Timers and their Implementation onto the ARM Cor tex-M family of MCUs

Presented at Embed with Linux Workshop (EWiLi 2015). 4 to 9, Oct, 2015. Amsterdam, Netherlands.

Lean, agile, resilient and green supply chain management interoperability assessment methodology

Dissertação para obtenção de grau de Mestre em Engenharia e Gestão Industrial (MEGI)

Plano estratégico “Empowering Lab ESEIG”

Os jovens ao longo do seu percurso escolar têm aspirações e expetativas elevadas quanto ao valor de empregabilidade dos diplomas a que tiveram acesso em todos os graus de ensino. Contudo, no recente contexto de crise económica, essas aspirações e expetativas socialmente nutridas pela escola e pela família têm sido em grande medida frustradas pelas crescentes dificuldades que os jovens portugueses de hoje têm vivido nos seus processos de inserção profissional. A nível individual, um jovem que passe um longo período inativo tem grandes probabilidades de sofrer de baixa autoestima, exclusão social ou de um “wage scar”, isto é, de no futuro ter um rendimento abaixo do rendimento médio de pessoas com formação e experiência equivalentes além de desenvolverem uma atitude passiva e falta de participação social, o que no longo prazo acaba por ter implicações negativas para a sociedade como um todo. Conscientes desta realidade e sabendo que as incubadoras de negócios podem transmitir confiança à comunidade financeira e apoiar as startups, promovendo uma cultura de empreendedorismo e agindo como um catalisador para o desenvolvimento de estruturas de suporte de negócios mais amplas, partimos para o estudo da incubação de negócios com o intuito de traçar um plano estratégico para a Escola Superior de Estudos Industriais e de Gestão (ESEIG) que permitisse desenvolver a cultura empreendedora da sua comunidade e por esta via dar o seu contributo para a resolução da crise económica que o país atravessa. Começamos por fazer um enquadramento teórico da incubação de negócios e rapidamente percebemos que, sendo a ESEIG uma instituição de ensino superior, era importante incluir no estudo os conceitos de empreendedorismo e inovação e perceber ao nível teórico como funciona a relação Universidade-Empresa. De seguida, fomos para o “terreno” e percebemos que a solução para este desafio passaria por capacitar os alunos da ESEIG com as competências empresariais e empreendedoras necessárias para o desenvolvimento de qualquer empreendimento autonomamente. Faltava agora perceber qual a melhor forma de concretizar este ambicioso objetivo. Após um pouco mais de estudo, percebemos que, a paixão está no centro de empreendedorismo juntamente com outras dimensões afetivas e emocionais e pode estimular a criatividade e o reconhecimento de novos padrões de informação fundamental para a descoberta e exploração de oportunidades promissoras. Por sua vez, a alegria local (escolas, cidades, regiões, países) está associada a uma maior atividade empreendedora, o humor e sentimentos positivos, bem como a satisfação de vida geram efeitos benéficos, como melhor desempenho nas tarefas e produtividade, evolução na carreira e sucesso pessoal e maior propensão para assumir riscos. Percebemos então que é necessário desenvolver uma cultura de positividade, pelo que, sugerimos a implementação do novo quadro conceptual PROSPER (Positivity; Relationships; Outcomes; Strengths; Purpose; Engagement; Resilience) que tem o potencial de ser usado como uma ferramenta organizacional para a implementação dos sete principais componentes de bem-estar. Cientes de que o objetivo final é aumentar a intenção empreendedora dos estudantes, bem como o número efetivo de empreendedores, definimos como objetivos, promover o valor do empreendedorismo na criação de oportunidades e no desenvolvimento das competências dos estudantes (Engaging), fornecer aos estudantes oportunidades de aprendizagem empresarial (Empowering) e apoiar os estudantes na criação e no desenvolvimento de negócios (Equipping). Neste sentido, sugerimos diversas ações que materializam estes objetivos. Para finalizar, utilizamos um Lean Canvas com o intuito de concretizar a nossa proposta estratégica para ESEIG, que culmina com a criação do Empowering Lab ESEIG.

Controller implementation using analog reconfigurable hardware (FPAA)

This Thesis has the main target to make a research about FPAA/dpASPs devices and technologies applied to control systems. These devices provide easy way to emulate analog circuits that can be reconfigurable by programming tools from manufactures and in case of dpASPs are able to be dynamically reconfigurable on the fly. It is described different kinds of technologies commercially available and also academic projects from researcher groups. These technologies are very recent and are in ramp up development to achieve a level of flexibility and integration to penetrate more easily the market. As occurs with CPLD/FPGAs, the FPAA/dpASPs technologies have the target to increase the productivity, reducing the development time and make easier future hardware reconfigurations reducing the costs. FPAA/dpAsps still have some limitations comparing with the classic analog circuits due to lower working frequencies and emulation of complex circuits that require more components inside the integrated circuit. However, they have great advantages in sensor signal condition, filter circuits and control systems. This thesis focuses practical implementations of these technologies to control system PID controllers. The result of the experiments confirms the efficacy of FPAA/dpASPs on signal condition and control systems.

Multicore Scheduling of Real-Time Irregular Parallel Algorithms in Linux

Face à estagnação da tecnologia uniprocessador registada na passada década, aos principais fabricantes de microprocessadores encontraram na tecnologia multi-core a resposta `as crescentes necessidades de processamento do mercado. Durante anos, os desenvolvedores de software viram as suas aplicações acompanhar os ganhos de performance conferidos por cada nova geração de processadores sequenciais, mas `a medida que a capacidade de processamento escala em função do número de processadores, a computação sequencial tem de ser decomposta em várias partes concorrentes que possam executar em paralelo, para que possam utilizar as unidades de processamento adicionais e completar mais rapidamente. A programação paralela implica um paradigma completamente distinto da programação sequencial. Ao contrário dos computadores sequenciais tipificados no modelo de Von Neumann, a heterogeneidade de arquiteturas paralelas requer modelos de programação paralela que abstraiam os programadores dos detalhes da arquitectura e simplifiquem o desenvolvimento de aplicações concorrentes. Os modelos de programação paralela mais populares incitam os programadores a identificar instruções concorrentes na sua lógica de programação, e a especificá-las sob a forma de tarefas que possam ser atribuídas a processadores distintos para executarem em simultâneo. Estas tarefas são tipicamente lançadas durante a execução, e atribuídas aos processadores pelo motor de execução subjacente. Como os requisitos de processamento costumam ser variáveis, e não são conhecidos a priori, o mapeamento de tarefas para processadores tem de ser determinado dinamicamente, em resposta a alterações imprevisíveis dos requisitos de execução. `A medida que o volume da computação cresce, torna-se cada vez menos viável garantir as suas restrições temporais em plataformas uniprocessador. Enquanto os sistemas de tempo real se começam a adaptar ao paradigma de computação paralela, há uma crescente aposta em integrar execuções de tempo real com aplicações interativas no mesmo hardware, num mundo em que a tecnologia se torna cada vez mais pequena, leve, ubíqua, e portável. Esta integração requer soluções de escalonamento que simultaneamente garantam os requisitos temporais das tarefas de tempo real e mantenham um nível aceitável de QoS para as restantes execuções. Para tal, torna-se imperativo que as aplicações de tempo real paralelizem, de forma a minimizar os seus tempos de resposta e maximizar a utilização dos recursos de processamento. Isto introduz uma nova dimensão ao problema do escalonamento, que tem de responder de forma correcta a novos requisitos de execução imprevisíveis e rapidamente conjeturar o mapeamento de tarefas que melhor beneficie os critérios de performance do sistema. A técnica de escalonamento baseado em servidores permite reservar uma fração da capacidade de processamento para a execução de tarefas de tempo real, e assegurar que os efeitos de latência na sua execução não afectam as reservas estipuladas para outras execuções. No caso de tarefas escalonadas pelo tempo de execução máximo, ou tarefas com tempos de execução variáveis, torna-se provável que a largura de banda estipulada não seja consumida por completo. Para melhorar a utilização do sistema, os algoritmos de partilha de largura de banda (capacity-sharing) doam a capacidade não utilizada para a execução de outras tarefas, mantendo as garantias de isolamento entre servidores. Com eficiência comprovada em termos de espaço, tempo, e comunicação, o mecanismo de work-stealing tem vindo a ganhar popularidade como metodologia para o escalonamento de tarefas com paralelismo dinâmico e irregular. O algoritmo p-CSWS combina escalonamento baseado em servidores com capacity-sharing e work-stealing para cobrir as necessidades de escalonamento dos sistemas abertos de tempo real. Enquanto o escalonamento em servidores permite partilhar os recursos de processamento sem interferências a nível dos atrasos, uma nova política de work-stealing que opera sobre o mecanismo de capacity-sharing aplica uma exploração de paralelismo que melhora os tempos de resposta das aplicações e melhora a utilização do sistema. Esta tese propõe uma implementação do algoritmo p-CSWS para o Linux. Em concordância com a estrutura modular do escalonador do Linux, ´e definida uma nova classe de escalonamento que visa avaliar a aplicabilidade da heurística p-CSWS em circunstâncias reais. Ultrapassados os obstáculos intrínsecos `a programação da kernel do Linux, os extensos testes experimentais provam que o p-CSWS ´e mais do que um conceito teórico atrativo, e que a exploração heurística de paralelismo proposta pelo algoritmo beneficia os tempos de resposta das aplicações de tempo real, bem como a performance e eficiência da plataforma multiprocessador.

Time diversity solutions to cope with lost packets

A dissertation submitted to Departamento de Engenharia Electrotécnica of Faculdade de Ciências e Tecnologia of Universidade Nova de Lisboa in partial fulfilment of the requirements for the degree of Doctor of Philosophy in Engenharia Electrotécnica e de Computadores

Going with the wind: The time for time-of-use tariffs

A Work Project, presented as part of the requirements for the Award of a Masters Degree in Management from the NOVA – School of Business and Economics

Implementation of a sigma delta modulator for a class D audio power amplifier

Dissertação para obtenção do Grau de Mestre em Engenharia Electrotécnica e de Computadores

Time series morphological analysis applied to biomedical signals events detection

Dissertation submitted in the fufillment of the requirements for the Degree of Master in Biomedical Engineering

A Lean construction em obras de reabilitação – análise de adequabilidade e contributo para a definição de um modelo de aplicação

Dissertação para obtenção do Grau de Mestre em Engenharia Civil – Perfil de Construção

A simulation model for lean, agile, resilient and green supply chain management: practices and interoperability assessment

Dissertação para obtenção do Grau de Mestre em Engenharia e Gestão Industrial

Modelling lean and green supply chain

Dissertação para obtenção do Grau de Doutor em Engenharia Industrial

Analysis and implementation of a multi-ratio switched capacitor DC-DC converter for a supercapacitor power supply

An energy harvesting system requires an energy storing device to store the energy retrieved from the surrounding environment. This can either be a rechargeable battery or a supercapcitor. Due to the limited lifetime of rechargeable batteries, they need to be periodically replaced. Therefore, a supercapacitor, which has ideally a limitless number of charge/discharge cycles can be used to store the energy; however, a voltage regulator is required to obtain a constant output voltage as the supercapacitor discharges. This can be implemented by a Switched-Capacitor DC-DC converter which allows a complete integration in CMOS technology, although it requires several topologies in order to obtain a high efficiency. This thesis presents the complete analysis of four different topologies in order to determine expressions that allow to design and determine the optimum input voltage ranges for each topology. To better understand the parasitic effects, the implementation of the capacitors and the non-ideal effect of the switches, in 130 nm technology, were carefully studied. With these two analysis a multi-ratio SC DC-DC converter was designed with an output power of 2 mW, maximum efficiency of 77%, and a maximum output ripple, in the steady state, of 23 mV; for an input voltage swing of 2.3 V to 0.85 V. This proposed converter has four operation states that perform the conversion ratios of 1/2, 2/3, 1/1 and 3/2 and its clock frequency is automatically adjusted to produce a stable output voltage of 1 V. These features are implemented through two distinct controller circuits that use asynchronous time machines (ASM) to dynamically adjust the clock frequency and to select the active state of the converter. All the theoretical expressions as well as the behaviour of the whole system was verified using electrical simulations.