Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Progetto e realizzazione di un azionamento per macchina asincrona eptafase con misura della velocità mediante encoder.

In questa tesi si effettua lo studio di un azionamento elettrico con motore asincrono eptafase. In particolare si realizza un sistema automatico per il controllo della coppia mediante stimatori con encoder. Si ha così la possibilità di effettuare un controllo accurato della macchina asincrona eptafase anche a bassa velocità, cosa che risulterebbe più complessa se eseguita mediante controlli di tipo sensorless. Inoltre, grazie ad opportune strategie di controllo, è possibile assicurare un funzionamento accettabile degli azionamenti con motori multifase durante una condizione di guasto con una fase aperta, senza alcuna necessità di hardware aggiuntivo.

Skopos Theory La figura del traduttore come decoder e re-encoder

La Skopos Theory è una teoria introdotta nel mondo della traduzione dal linguista tedesco Hans Joseph Vermeer. Skopos è una parola di derivazione greca che significa “fine” o “scopo”. La teoria elaborata da Vermeer si basa sull’idea che ogni testo abbia uno skopos che determina i metodi e le strategie secondo le quali esso debba essere tradotto. Oltre alla Skopos Theory, che sarà la base della tesi, i testi a seguire verranno analizzati seguendo altri autori, quali Mona Baker e Laurence Venuti, che si rifanno all’idea di skopos e analizzano molto dettagliatamente la figura del traduttore come de-coder e re-encoder del testo.

Operator's, organizational, and direct support maintenance manual : encoder-decoder KY-801/GSC (NSN 5895-01-034-1061).

"September 1977."

Direct support and general support maintenance repair parts and special tools list including depot maintenance repair parts and special tools for azimuth laying set, guided missile AN/TSQ-110(X0-1) 1430-00-399-5318, encoder, shaft angle, digital (in container) 1430-01-034-2268, gyro reference unit (in container) 1430-01-033-4044 ...

Includes index.

A non-linear encoder using a binary counterfor pulse-code modulation

DUE TO COPYRIGHT RESTRICTIONS ONLY AVAILABLE FOR CONSULTATION AT ASTON UNIVERSITY LIBRARY AND INFORMATION SERVICES WITH PRIOR ARRANGEMENT

SRAE: Sustainable Regressive Auto Encoder

Al giorno d’oggi viviamo in una realtà dove lo sviluppo economico, l’innovazione tecnologica, la qualità della vita e l’impatto ambientale sono i protagonisti assoluti. Tutti, persino gli Stati del mondo, si trovano a fare i conti con varie problematiche riguardanti i quattro aspetti sopracitati e qui possiamo dire che la sostenibilità ne è il punto chiave e che al momento non sembra esistere ancora una metrica riconosciuta e approvata per consigliare, a chi di interesse, come modificare certi aspetti per crescere in modo sostenibile. Le Nazioni Unite hanno deciso, di comune accordo, di stilare una lista di obiettivi da raggiungere entro il 2030 dove è possibile trovare argomenti in linea con quanto descritto finora. Questa raccolta è principalmente divisa in aspetti economici, sociali e ambientali che sono le stesse categorie di dati impiegate per il calcolo del Sustainable Development Index. In questo elaborato ci si propone di progettare e sviluppare una rete neurale predittiva da affiancare a un sistema di feedback per realizzare un prodotto che sia abile di: descrivere il contesto di partenza tramite l’SDI e/o consigliare comportamenti per migliorare la situazione in modo sostenibile.

Progettazione e ottimizzazione di un Turbo Encoder parallelo su dispositivo FPGA

In questi anni, c’è stato un grande sviluppo negli standard wireless nel mondo della televisione, della radio e delle comunicazioni mobili. Questo ha portato con sé problemi di compatibilità tra le reti wireless e ha limitato lo sviluppo di nuove funzionalità e servizi. La Software Defined Radio rappresenta una soluzione di flessibilità per affrontare questa serie di problematiche. In un sistema di comunicazione digitale, le informazioni viaggiano su un canale che è soggetto a rumore ed interferenza; perciò, per garantire robustezza e affidabilità alle applicazioni nella comunicazione digitale, i sistemi richiedono l’uso di codici di correzione degli errori, basati su schemi di codifica di canale. Esistono diverse tipologie di codici per la correzione degli errori, tra le quali il turbo codice, utilizzato nei sistemi LTE. Questo lavoro presenta la progettazione e la successiva ottimizzazione di un turbo encoder per sistemi LTE su una scheda FPGA, la quale, a differenza di altri dispositivi, meglio si presta a questo scopo, grazie alla caratteristica di riprogrammabilità. Dapprima viene presentato un turbo encoder sequenziale, il quale viene ottimizzato creandone una versione parallela. I risultati mostrano che l’architettura parallela presenta prestazioni, in termini di throughput, quattro volte migliori di quella sequenziale, a fronte di un lieve aumento dell’uso delle risorse della scheda. Confrontando questo turbo encoder ottimizzato con un progetto presente in letteratura, si nota che l’efficienza d’area risulta maggiore con un fattore circa pari a 3.

Transmission Of Intra-cellular Genetic Information: A System Proposal.

One of the great challenges of the scientific community on theories of genetic information, genetic communication and genetic coding is to determine a mathematical structure related to DNA sequences. In this paper we propose a model of an intra-cellular transmission system of genetic information similar to a model of a power and bandwidth efficient digital communication system in order to identify a mathematical structure in DNA sequences where such sequences are biologically relevant. The model of a transmission system of genetic information is concerned with the identification, reproduction and mathematical classification of the nucleotide sequence of single stranded DNA by the genetic encoder. Hence, a genetic encoder is devised where labelings and cyclic codes are established. The establishment of the algebraic structure of the corresponding codes alphabets, mappings, labelings, primitive polynomials (p(x)) and code generator polynomials (g(x)) are quite important in characterizing error-correcting codes subclasses of G-linear codes. These latter codes are useful for the identification, reproduction and mathematical classification of DNA sequences. The characterization of this model may contribute to the development of a methodology that can be applied in mutational analysis and polymorphisms, production of new drugs and genetic improvement, among other things, resulting in the reduction of time and laboratory costs.

Empirical evidence for ultrametric structure in multi-layer perceptron error surfaces

Combinatorial optimization problems share an interesting property with spin glass systems in that their state spaces can exhibit ultrametric structure. We use sampling methods to analyse the error surfaces of feedforward multi-layer perceptron neural networks learning encoder problems. The third order statistics of these points of attraction are examined and found to be arranged in a highly ultrametric way. This is a unique result for a finite, continuous parameter space. The implications of this result are discussed.

Sistema eletromecânico para controlo intuitivo dos movimentos de uma sonda transesofágica

O ser humano realiza uma alimentação pouco variada, com grandes teores de açúcar e gorduras saturadas, ao mesmo tempo, está sujeito a profissões cada vez mais competitivas aonde passa longos períodos sentados sem qualquer esforço físico. Estes aspetos levam à acumulação de gorduras em redor de todos os órgãos, que promovem o aparecimento de problemas cardiovascular, que são atualmente, a principal causa de morte no mundo. O tratamento das doenças cardiovasculares é em muitas situações realizado por procedimentos minimamente-invasivos, que são guiados através de imagem médica. Contudo, a utilização de radiação durante a navegação é normalmente requerida o que tem consequências para o paciente e para a equipa médica. Nesta dissertação, focamo-nos nos recentes sistemas de aquisição de imagem sem radiação e no desenvolvimento de sistemas mais inteligentes para facilitar o controlo destes equipamentos durante o procedimento. Assim, pretendemos desenvolver um robô que apoie na aquisição de imagens de ultrassons através de uma sonda transesofágica. O robô desenvolvido possui um conjunto de engrenagens que fazem a transferência de movimento para as rodas dos manípulos da sonda e um encoder magnético que proporciona uma leitura rápida e de alta precisão dos movimentos da sonda. De forma a automaticamente adaptar a posição da sonda na direção do alvo anatómico, um sistema de motion tracking foi acoplado ao robô e ao instrumento cirúrgico utilizado durante o procedimento. Assim, todos os movimentos realizados pelo intervencionista são repetidos pela sonda, permitindo assim adquirir uma imagem de ultrassom sempre centrada no instrumento cirúrgico. Para avaliar a performance do robô foram realizados testes em laboratório. mais concretamente: 1) controlo do robô sem sonda acoplada e 2) controlo do robô com sonda acoplada. Os testes foram realizados com diferentes posições angulares, em todas as gamas de funcionamento do robô, avaliando o erro da posição final em relação posição desejada e o tempo de resposta. Os resultados demonstraram que um erro médio de 2º foi observado para as diferentes situações com um tempo médio de resposta de 300 ms. Os resultados alcançados demonstraram uma boa resposta do sistema, pelo que se espera que sistema desenvolvido venha ser capaz de reduzir o tempo de intervenção, aumentando a qualidade da intervenção e minimizando possíveis erros.

On the Suitability of Suffix Arrays for Lempel-Ziv Data Compression

Lossless compression algorithms of the Lempel-Ziv (LZ) family are widely used nowadays. Regarding time and memory requirements, LZ encoding is much more demanding than decoding. In order to speed up the encoding process, efficient data structures, like suffix trees, have been used. In this paper, we explore the use of suffix arrays to hold the dictionary of the LZ encoder, and propose an algorithm to search over it. We show that the resulting encoder attains roughly the same compression ratios as those based on suffix trees. However, the amount of memory required by the suffix array is fixed, and much lower than the variable amount of memory used by encoders based on suffix trees (which depends on the text to encode). We conclude that suffix arrays, when compared to suffix trees in terms of the trade-off among time, memory, and compression ratio, may be preferable in scenarios (e.g., embedded systems) where memory is at a premium and high speed is not critical.

A flexible side information generation framework for distributed video coding

One of the most efficient approaches to generate the side information (SI) in distributed video codecs is through motion compensated frame interpolation where the current frame is estimated based on past and future reference frames. However, this approach leads to significant spatial and temporal variations in the correlation noise between the source at the encoder and the SI at the decoder. In such scenario, it would be useful to design an architecture where the SI can be more robustly generated at the block level, avoiding the creation of SI frame regions with lower correlation, largely responsible for some coding efficiency losses. In this paper, a flexible framework to generate SI at the block level in two modes is presented: while the first mode corresponds to a motion compensated interpolation (MCI) technique, the second mode corresponds to a motion compensated quality enhancement (MCQE) technique where a low quality Intra block sent by the encoder is used to generate the SI by doing motion estimation with the help of the reference frames. The novel MCQE mode can be overall advantageous from the rate-distortion point of view, even if some rate has to be invested in the low quality Intra coding blocks, for blocks where the MCI produces SI with lower correlation. The overall solution is evaluated in terms of RD performance with improvements up to 2 dB, especially for high motion video sequences and long Group of Pictures (GOP) sizes.

Low Complexity Intra Mode Selection for Efficient Distributed Video Coding

Motion compensated frame interpolation (MCFI) is one of the most efficient solutions to generate side information (SI) in the context of distributed video coding. However, it creates SI with rather significant motion compensated errors for some frame regions while rather small for some other regions depending on the video content. In this paper, a low complexity Infra mode selection algorithm is proposed to select the most 'critical' blocks in the WZ frame and help the decoder with some reliable data for those blocks. For each block, the novel coding mode selection algorithm estimates the encoding rate for the Intra based and WZ coding modes and determines the best coding mode while maintaining a low encoder complexity. The proposed solution is evaluated in terms of rate-distortion performance with improvements up to 1.2 dB regarding a WZ coding mode only solution.