Patentointiaktiivisuuden muutos x86-prosessorivalmistajien keskuudessa vuosina 1985-2009 Case: Intel

Työssä tutkitaan x86-prosessorivalmistajien patentointiaktiivisuuden muutosta vuosina 1985 – 2009 Intelin kautta. Työn tavoitteena on selvittää syitä, jotka ovat johtaneet patentointiaktiivisuuden radikaaliin muutokseen toimialalla. Työssä esitellään patenttien tärkeys teknologiayrityksille ja miten patentointiaktiivisuus on muuttunut x86-prosessorivalmistajien keskuudessa. Työssä käsitellään patenttiteoriaa, esimerkiksi patenttijärjestelmää ja yrityksen patenttipolitiikkaa. Työssä käsitellään ei-valmistavia patenttitaloja ja luodaan katsaus niiden vaikutuksiin valmistaville yrityksille. Tämän jälkeen perehdytään yksityiskohtaisemmin teknologiajätti Inteliin. Työn tarkoitus on selvittää, onko toimialan patentointiaktiivisuus hidastumassa tai pysähtynyt. Työssä pyritään löytämään mahdollisia syitä Intelin patentointiaktiivisuuden muutokseen.

Varatuomari Päiviö Hetemäki 9/3 1965

Kirje

Tuning Performance of Multi-threaded programs

Diplomityö tarkastelee säikeistettyä ohjelmointia rinnakkaisohjelmoinnin ylemmällä hierarkiatasolla tarkastellen erityisesti hypersäikeistysteknologiaa. Työssä tarkastellaan hypersäikeistyksen hyviä ja huonoja puolia sekä sen vaikutuksia rinnakkaisalgoritmeihin. Työn tavoitteena oli ymmärtää Intel Pentium 4 prosessorin hypersäikeistyksen toteutus ja mahdollistaa sen hyödyntäminen, missä se tuo suorituskyvyllistä etua. Työssä kerättiin ja analysoitiin suorituskykytietoa ajamalla suuri joukko suorituskykytestejä eri olosuhteissa (muistin käsittely, kääntäjän asetukset, ympäristömuuttujat...). Työssä tarkasteltiin kahdentyyppisiä algoritmeja: matriisioperaatioita ja lajittelua. Näissä sovelluksissa on säännöllinen muistinkäyttökuvio, mikä on kaksiteräinen miekka. Se on etu aritmeettis-loogisissa prosessoinnissa, mutta toisaalta huonontaa muistin suorituskykyä. Syynä siihen on nykyaikaisten prosessorien erittäin hyvä raaka suorituskyky säännöllistä dataa käsiteltäessä, mutta muistiarkkitehtuuria rajoittaa välimuistien koko ja useat puskurit. Kun ongelman koko ylittää tietyn rajan, todellinen suorituskyky voi pudota murto-osaan huippusuorituskyvystä.

Aineettoman pääoman kehittäminen ABC-liikennemyymäläverkostossa

Tämän tutkimuksen tarkoituksena on selvittää, millaista aineetonta pääomaa S-ryhmään kuuluvalla ABC-liikennemyymäläverkostolla on ja kuinka sitä tulisi kehittää, jotta sen avulla voitaisiin tulevaisuudessakin tuottaa kilpailuetua. Tutkimus on toteutettu kvalitatiivisin tutki-musmenetelmin ja siihen on haastateltu seitsemän alueosuuskaupan ABC-toiminnasta vastaavia henkilöitä. Lisäksi tutkimukseen on haastateltu kahta ABC-ketjuohjauksen henki-löä, jotta tutkimukseen saatiin mahdollisimman kokonaisvaltainen näkemys ABC-liikennemyymälöiden aineettoman pääoman nykytilasta ja siitä, millaisin kehitystoimenpi-tein tätä pääomaa olisi mahdollista lisätä. Haastattelut toteutettiin puolistrukturoituina. Haas-tateltavat henkilöt alueosuuskaupoista pyrittiin valitsemaan niin, että mukaan tuli mahdolli-simman erilaisia alueosuuskauppoja niin kokoluokaltaan kuin maantieteelliseltä sijainnil-taan. Työn teoreettinen viitekehys muodostuu aineettoman pääoman, osuustoiminnan ja tietojohtamisen kirjallisuudesta. ABC-liikennemyymäläverkoston tärkeimmäksi aineetto-maksi resurssiksi tutkimuksessa tunnistettiin henkilöstön osaaminen. Tärkeinä aineettomi-na resursseina verkostossa nähdään myös tunnettu brändi, erilaiset yhteisesti sovitut pro-sessit ja toimiva vuorovaikutus, joskin prosessin merkitys aineettomana pääomana tunnis-tettiin vain välillisesti. Kehittämiskohteiksi ABC-liikennemyymäläverkostolle aineettoman pääoman kasvattamisen osalta nousi tutkimuksessa saatujen tulosten perusteella osaami-sen johtaminen, henkilöstön sitouttaminen, informaatiotulvan hallinta ja toimivan vuorovai-kutuksen luominen koko verkostoon.

Dynamic Workload Parallelization and System Calibration on Single-Chip Cloud Computer

Many-core systems are emerging from the need of more computational power and power efficiency. However there are many issues which still revolve around the many-core systems. These systems need specialized software before they can be fully utilized and the hardware itself may differ from the conventional computational systems. To gain efficiency from many-core system, programs need to be parallelized. In many-core systems the cores are small and less powerful than cores used in traditional computing, so running a conventional program is not an efficient option. Also in Network-on-Chip based processors the network might get congested and the cores might work at different speeds. In this thesis is, a dynamic load balancing method is proposed and tested on Intel 48-core Single-Chip Cloud Computer by parallelizing a fault simulator. The maximum speedup is difficult to obtain due to severe bottlenecks in the system. In order to exploit all the available parallelism of the Single-Chip Cloud Computer, a runtime approach capable of dynamically balancing the load during the fault simulation process is used. The proposed dynamic fault simulation approach on the Single-Chip Cloud Computer shows up to 45X speedup compared to a serial fault simulation approach. Many-core systems can draw enormous amounts of power, and if this power is not controlled properly, the system might get damaged. One way to manage power is to set power budget for the system. But if this power is drawn by just few cores of the many, these few cores get extremely hot and might get damaged. Due to increase in power density multiple thermal sensors are deployed on the chip area to provide realtime temperature feedback for thermal management techniques. Thermal sensor accuracy is extremely prone to intra-die process variation and aging phenomena. These factors lead to a situation where thermal sensor values drift from the nominal values. This necessitates efficient calibration techniques to be applied before the sensor values are used. In addition, in modern many-core systems cores have support for dynamic voltage and frequency scaling. Thermal sensors located on cores are sensitive to the core's current voltage level, meaning that dedicated calibration is needed for each voltage level. In this thesis a general-purpose software-based auto-calibration approach is also proposed for thermal sensors to calibrate thermal sensors on different range of voltages.