Principais dificuldades que os alunos de viola de arco apresentam quando ingressam no ensino superior português: relatório de estágio

A maioria dos instrumentistas de cordas friccionadas apresentam problemas ou dificuldades ao longo de toda a sua aprendizagem musical. Como professora e violetista, realizei este relatório de estágio com o intuito de pesquisar onde se focam a maioria desses problemas. Este relatório de estágio está dividido em duas diferentes secções, a primeira apresenta todo o trabalho pedagógico efectuado com três diferentes alunos, de diferentes níveis ao longo do ano lectivo de 2012/13 na Fundação Musical dos Amigos das Crianças (FMAC), e a segunda apresenta toda a investigação que realizei para concluir quais as principais dificuldades que os alunos de viola de arco apresentam quando ingressam no Ensino Superior. A investigação apresenta uma vasta pesquisa literária e o testemunho dos professores de várias instituições, como a Universidade do Minho, Escola Superior de Música e Artes de Espectáculo, Universidade de Aveiro, Escola Superior das Artes Aplicadas de Castelo Branco e Escola Superior de Música de Lisboa que ajudaram à profunda análise deste tema. Os resultados revelaram que os principais problemas apresentados nos estudantes de viola de arco são de origem técnica, ou seja, postura (posição do corpo, distribuição do peso correcto pelas pernas e escolha adequada do instrumento de acordo com a fisionomia do aluno); mão direita (pega correcta dos dedos no arco, distribuição de arco e contracção muscular); mão esquerda (posição do polegar, ombro e braço que afectam a afinação, flexibilidade, mudanças de posição e vibrato); influência da escolha do repertório por parte de um professor e autonomia do aluno.

Perceção da contemporaneidade pelos pré-adolescentes: o que se aprende com a obra de arte

Dissertação apresentada à Escola Superior de Educação de Lisboa para obtenção de grau de mestre em Educação Artística, na Especialização de Artes Plásticas na Educação

Arte d’escrita desenvolvimento da escrita em alunos de língua materna e alunos de língua não materna

Projeto de Intervenção apresentado à Escola Superior de Educação de Lisboa para obtenção de grau de Mestre em Didática da Língua Portuguesa no 1.º e 2.º Ciclos do Ensino Básico

A arte contemporânea enquanto elemento facilitador da auto valorização dos jovens perante as suas criações artísticas

Dissertação apresentada à Escola Superior de Educação de Lisboa para obtenção de grau de mestre em Educação Artística, na Especialização de Artes Plásticas na Educação

Algorithm-oriented design of efficient many-core architectures applied to dense matrix multiplication

Recent integrated circuit technologies have opened the possibility to design parallel architectures with hundreds of cores on a single chip. The design space of these parallel architectures is huge with many architectural options. Exploring the design space gets even more difficult if, beyond performance and area, we also consider extra metrics like performance and area efficiency, where the designer tries to design the architecture with the best performance per chip area and the best sustainable performance. In this paper we present an algorithm-oriented approach to design a many-core architecture. Instead of doing the design space exploration of the many core architecture based on the experimental execution results of a particular benchmark of algorithms, our approach is to make a formal analysis of the algorithms considering the main architectural aspects and to determine how each particular architectural aspect is related to the performance of the architecture when running an algorithm or set of algorithms. The architectural aspects considered include the number of cores, the local memory available in each core, the communication bandwidth between the many-core architecture and the external memory and the memory hierarchy. To exemplify the approach we did a theoretical analysis of a dense matrix multiplication algorithm and determined an equation that relates the number of execution cycles with the architectural parameters. Based on this equation a many-core architecture has been designed. The results obtained indicate that a 100 mm(2) integrated circuit design of the proposed architecture, using a 65 nm technology, is able to achieve 464 GFLOPs (double precision floating-point) for a memory bandwidth of 16 GB/s. This corresponds to a performance efficiency of 71 %. Considering a 45 nm technology, a 100 mm(2) chip attains 833 GFLOPs which corresponds to 84 % of peak performance These figures are better than those obtained by previous many-core architectures, except for the area efficiency which is limited by the lower memory bandwidth considered. The results achieved are also better than those of previous state-of-the-art many-cores architectures designed specifically to achieve high performance for matrix multiplication.