An��lise da estrutura de um edif��cio em bet��o armado usando um m��todo dos elementos finitos: aplica����o do m��todo dos elementos finitos a problemas tridimensionais de elasticidade linear usando o freeFEM++

Pretende-se, utilizando o Modelo da Elasticidade Linear em freeFEM++, determinar os esfor��os e deslocamentos de um edif��cio alto submetido apenas �� ac����o do peso pr��prio da estrutura e, efectuar estudos comparativos dos resultados obtidos com o SAP2000. O trabalho inicia-se com a introdu����o da teoria da elasticidade linear, onde s��o feitas as dedu����es das Equa����es de Compatibilidade, Equil��brio e as Leis Constitutivas, de modo a resolver numericamente o problema de Elasticidade Linear mencionado. O m��todo de elementos finitos ser�� implementado em freeFEM++ com aux��lio do GMSH que �� uma poderosa ferramenta com capacidade de gerar automaticamente malhas tridimensionais de elementos finitos e com relativa facilidade de pr�� e p��s-processamento.

Boas pr��ticas no rastreio visual infantil

A perda de vis��o, causada por ambliopia (0.3%���4%) e seus fatores de risco como estrabismo (2.1%���4.6%) e erros refrativos n��o corrigidos (5%���7.7%), representa um importante problema de sa��de p��blica. O rastreio visual pr�����escolar ��, assim, essencial para a dete����o de ambliopia e fatores ambliog��nicos (refrativos e estr��bicos). Os programas de rastreio visual variam na sua aplica����o em muitos pa��ses em toda a Europa e n��o se avalia sistematicamente a efic��cia dos mesmos. Por esse motivo, �� necess��ria discuss��o e reflex��o sobre a tem��tica: 1. Quais os programas de rastreio mais apropriados para fornecer um correto e atempado tratamento? 2. Ser�� que os programas de rastreio s��o adequados para reduzir as desigualdades em sa��de e o custo para os sistemas de sa��de? Objetivo do estudo - Identificar pr��ticas de refer��ncia no ��mbito do rastreio visual infantil.

O ortoptista nos cuidados de sa��de prim��rios: contributo para uma referencia����o de qualidade

Defici��ncia visual �� um problema de sa��de mundial que afeta 285 milh��es de pessoas, 39 milh��es apresentam cegueira e 246 milh��es apresentam baixa vis��o. 65% das pessoas com baixa vis��o e 82% das pessoas cegas das pessoas apresentam mais de 50 anos de idade. Estima-se que cerca de 80% dos casos sejam preven��veis ou trat��veis. 20% da popula����o residente em Portugal �� idosa - mais de dois milh��es de pessoas com 65 anos. 21% de pessoas vivem sozinhas em Portugal, maioria delas idosas, e geralmente no interior do pa��s. 50% dos indiv��duos submetidos a programas de rastreio visual apresentam altera����es revers��veis da fun����o visual, especialmente por n��o terem o erro refrativo corrigido ou por terem cataratas (defici��ncia visual revers��vel). 200.000 pessoas apresentam hipertens��o ocular, das quais 1/3 sofre de glaucoma; 6.000 pessoas apresentam cegueira irrevers��vel por glaucoma (esta doen��a pode ser prevenida atrav��s de assist��ncia oftalmol��gica adequada); 15.000 diab��ticos estar��o em risco de cegar por retinopatia e maculopatia diab��tica (pode ser prevenida ou tratada, atrav��s de fotocoagula����o da retina por laser e/ou por vitrectomia); 35.000 pessoas sofrem de baixa de vis��o: doen��as da retina e da coroideia, nomeadamente DMLI, que afetar�� 5% das pessoas com mais de 55 anos e uma em cada 10 pessoas com mais de 65 anos; estima-se que 45 mil pessoas sofram de DMI: cerca de 30 mil tem tratamento possivel, que poder�� ser determinante para travar a progress��o da doenca para um estadio de defici��ncia visual com consequ��ncias nefastas para a qualidade vida.

Many-core approach to 2D-DCT calculation using an FPGA

Trabalho Final de Mestrado para obten����o do grau de Mestre em Engenharia de Electr��nica e Telecomunica����es

Efficient Implementation Of A Single-Precision Floating-Point Arithmetic Unit on FPGA

This paper presents a single precision floating point arithmetic unit with support for multiplication, addition, fused multiply-add, reciprocal, square-root and inverse squareroot with high-performance and low resource usage. The design uses a piecewise 2nd order polynomial approximation to implement reciprocal, square-root and inverse square-root. The unit can be configured with any number of operations and is capable to calculate any function with a throughput of one operation per cycle. The floatingpoint multiplier of the unit is also used to implement the polynomial approximation and the fused multiply-add operation. We have compared our implementation with other state-of-the-art proposals, including the Xilinx Core-Gen operators, and conclude that the approach has a high relative performance/area efficiency. �� 2014 Technical University of Munich (TUM).

Do���s e Dont���s nas publica����es internas em Portugal

A comunica����o apresentada reporta-se a um projeto em curso, que se prop��e desenvolver uma an��lise alargada sobre os conte��dos e os prop��sitos dos jornais internos no nosso pa��s nos dias de hoje. A finalidade desta comunica����o que integra o col��quio de Rela����es P��blicas subordinado ao tema ���O Jornal de Empresa ao Servi��o da Comunica����o���, passa por identificar pela positiva certas carater��sticas que contribuem para o sucesso dos jornais internos (o que fazer, os do���s) e, por contraponto, o que evitar se se pretende alcan��ar a excel��ncia nas publica����es empresariais (o que n��o fazer, ou seja, os dont���s). O ponto de partida foi a reflex��o sobre um conjunto de indicadores que constituem o fundamento da avalia����o do j��ri que preside ao concurso do Grande Pr��mio da Associa����o Portuguesa de Comunica����o da Empresa (APCE), nomeadamente no que se refere �� categoria de ���Publica����o Interna���. Esta iniciativa foi criada em 1995 para distinguir a excel��ncia na estrat��gia da comunica����o organizacional, estimulando, reconhecendo e divulgando as iniciativas dos profissionais desta ��rea. A ideia e a motiva����o para este projeto surgem a prop��sito da realiza����o da exposi����o ���Imprensa Empresarial em Portugal ��� 145 anos de Jornais de Empresa���, organizada pelo Dr. Jo��o Moreira dos Santos, para assinalar os 100 sobre a publica����o, em 1915 nos EUA, da primeira obra dedicada aos jornais de empresa, pela m��o de George Frederick Wilson, e ao mesmo tempo registar os 20 anos passados sobre a publica����o da sua obra ���Imprensa Empresarial ��� Da Informa����o �� Comunica����o���. No ��mbito desta exposi����o comemorativa, realizada na Biblioteca Nacional, �� dirigido um convite ao Grupo de Trabalho em Comunica����o Organizacional e Institucional da SOPCOM (GT COI) e �� Associa����o Portuguesa de Comunica����o de Empresa (APCE) para a realiza����o de um col��quio, que em simult��neo aproximasse o passado e o futuro da imprensa empresarial em Portugal e reunisse em debate acad��micos e respons��veis por publica����es internas no mundo empresarial, com o objetivo de promover uma reflec����o sobre o percurso, as carater��sticas, as limita����es e as potencialidades, a fun����o/utilidade do Jornal de Empresa.

Algorithm-oriented design of efficient many-core architectures applied to dense matrix multiplication

Recent integrated circuit technologies have opened the possibility to design parallel architectures with hundreds of cores on a single chip. The design space of these parallel architectures is huge with many architectural options. Exploring the design space gets even more difficult if, beyond performance and area, we also consider extra metrics like performance and area efficiency, where the designer tries to design the architecture with the best performance per chip area and the best sustainable performance. In this paper we present an algorithm-oriented approach to design a many-core architecture. Instead of doing the design space exploration of the many core architecture based on the experimental execution results of a particular benchmark of algorithms, our approach is to make a formal analysis of the algorithms considering the main architectural aspects and to determine how each particular architectural aspect is related to the performance of the architecture when running an algorithm or set of algorithms. The architectural aspects considered include the number of cores, the local memory available in each core, the communication bandwidth between the many-core architecture and the external memory and the memory hierarchy. To exemplify the approach we did a theoretical analysis of a dense matrix multiplication algorithm and determined an equation that relates the number of execution cycles with the architectural parameters. Based on this equation a many-core architecture has been designed. The results obtained indicate that a 100 mm(2) integrated circuit design of the proposed architecture, using a 65 nm technology, is able to achieve 464 GFLOPs (double precision floating-point) for a memory bandwidth of 16 GB/s. This corresponds to a performance efficiency of 71 %. Considering a 45 nm technology, a 100 mm(2) chip attains 833 GFLOPs which corresponds to 84 % of peak performance These figures are better than those obtained by previous many-core architectures, except for the area efficiency which is limited by the lower memory bandwidth considered. The results achieved are also better than those of previous state-of-the-art many-cores architectures designed specifically to achieve high performance for matrix multiplication.

A many-core co-processor for embedded parallel computing on FPGA

Single processor architectures are unable to provide the required performance of high performance embedded systems. Parallel processing based on general-purpose processors can achieve these performances with a considerable increase of required resources. However, in many cases, simplified optimized parallel cores can be used instead of general-purpose processors achieving better performance at lower resource utilization. In this paper, we propose a configurable many-core architecture to serve as a co-processor for high-performance embedded computing on Field-Programmable Gate Arrays. The architecture consists of an array of configurable simple cores with support for floating-point operations interconnected with a configurable interconnection network. For each core it is possible to configure the size of the internal memory, the supported operations and number of interfacing ports. The architecture was tested in a ZYNQ-7020 FPGA in the execution of several parallel algorithms. The results show that the proposed many-core architecture achieves better performance than that achieved with a parallel generalpurpose processor and that up to 32 floating-point cores can be implemented in a ZYNQ-7020 SoC FPGA.

Sparse matrix multiplication on a reconfigurable many-core architecture

Sparse matrix-vector multiplication (SMVM) is a fundamental operation in many scientific and engineering applications. In many cases sparse matrices have thousands of rows and columns where most of the entries are zero, while non-zero data is spread over the matrix. This sparsity of data locality reduces the effectiveness of data cache in general-purpose processors quite reducing their performance efficiency when compared to what is achieved with dense matrix multiplication. In this paper, we propose a parallel processing solution for SMVM in a many-core architecture. The architecture is tested with known benchmarks using a ZYNQ-7020 FPGA. The architecture is scalable in the number of core elements and limited only by the available memory bandwidth. It achieves performance efficiencies up to almost 70% and better performances than previous FPGA designs.