Evaluación del consumo energético de la memoria transaccional en procesadores heterogéneos

Actualmente existe una enorme cantidad de dispositivos y sistemas, como ordenadores portátiles y teléfonos móviles, que dependen de una batería para su funcionamiento. Como consecuencia, el hardware que incorporan debe ser energéticamente eficiente. La industria, para soportar este mercado, está desarrollando procesadores con el objetivo de reducir su consumo energético. Por ejemplo, ARM propone la arquitectura big.LITTLE como un procesador multi-núcleo heterogéneo: unos núcleos más rápidos para aplicaciones orientadas al rendimiento, y otros más lentos orientados a la eficiencia energética. Puesto que todos los núcleos acceden a la misma memoria física, las aplicaciones multi-hilo deben recurrir a algún tipo de sincronización para coordinar el acceso a los datos compartidos. La memoria transaccional (TM) es una solución optimista para ofrecer sincronización de hilos concurrentes en memoria compartida. En TM se permite el acceso en paralelo a los datos compartidos y, mediante un mecanismo de detección de conflictos, se puede garantizar la exclusión mútua. Para beneficiarse de las ventajas que ofrece TM, así como de las características de los procesadores heterogéneos de bajo consumo, es necesario que las soluciones de TM tengan en cuenta los requisitos energéticos y de rendimiento de las aplicaciones en consonancia con lo que ofrece el procesador. Como paso inicial, hay que comprender el rendimiento y consumo energético de las soluciones TM actuales. Para ello, hemos realizado una evaluación de consumo y rendimiento de una librería de TM software, TinySTM, sobre un procesador del tipo big.LITTLE. Los resultados revelan una buena escalabilidad en los núcleos de bajo consumo para la mayoría de las aplicaciones evaluadas. Sin embargo, la aplicación con mayores requerimientos de cómputo resulta ser energéticamente más eficiente en los núcleos orientados al rendimiento, a pesar de su mayor consumo.

Irrevocabilidad Relajada para Memoria Transaccional Hardware

Los sistemas comerciales que ofrecen memoria transaccional (TM) implementan un sistema hardware best-effort (BE-HTM) con limitaciones. Es necesario programar un fallback software basado en cerrojos para asegurar el progreso de la aplicación. En este artículo se propone un nuevo tipo de irrevocabilidad hardware (un modo transaccional que marca las transacciones como no abortables) para hacer frente a las limitaciones de los sistemas BE-HTM de una manera mas eficiente, y para liberar a al usuario de tener que programar un fallback. Se basa en el concepto de suscripción relajada utilizada o en el contexto de la programación de fallbacks basada o en cerrojos, donde la transacción se suscribe al cerrojo al final de la misma en lugar de al principio. El mecanismo de irrevocabilidad relajada hardware no involucra cambios en el protocolo de coherencia y se compara con su homólogo software, que proponemos como un fallback con suscripción relajada de espera escapada. También proponemos la irrevocabilidad relajada con anticipación, un mecanismo que no se puede implementar en software, y que mejora el rendimiento de las aplicaciones con múltiples reemplazos de bloques transaccionales de caché. La evaluación de las propuestas se lleva a cabo con el simulador Simics/GEMS junto con la suite de benchmarks STAMP, y se obtiene una mejora de rendimiento sobre el fallback del 14% al 28% para algunos benchmarks.

Adecuación de la utilización de software libre (SL) en las aulas Plumier.

Un grupo de cuatro profesores de institutos de secundaria de la provincia de Murcia investigan aplicaciones para la mejora del uso de las TIC en las aulas y su traspaso desde las aulas de informática de FP hasta las aulas Plumier, concretamente, referido al software libre sobre el que se ha investigado y comprobado su fiabilidad, robustez, eficiencia y escalabilidad. La investigación aborda el estudio de distintas herramientas y plataformas tecnológicas basadas en el software libre y su adecuación a las aula. Los contenidos abordados en la memoria son: software educativo, ofimático y de explotación, de control remoto y difusión de contenidos, de infraestructura y administración e integración en las Aulas Plumier, que forman parte de un proyecto de aplicación de las TIC en los centros educativos de la Región de Murcia.

Análisis comparativo del uso de STMs en a códigos de reducción irregulares

La memoria transaccional (TM) constituye un paradigma de concurrencia optimista en arquitecturas multinúcleo que puede ser de utilidad en la explotación de paralelismo en aplicaciones irregulares, en las que la información sobre las dependencias de datos no está disponible hasta la ejecución. Este trabajo presenta y discute cómo aprovechar las características de un sistema STM (software transactio- nal memory) en patrones de computación que involucren operaciones de reducción, ligadas frecuentemente a aplicaciones irregulares. Con el fin de comparar el uso de enfoques STM en esta clase de patrones con otras soluciones más clásicas, se ha implementa do como prueba de concepto un sistema STM, que denominaremos ReduxSTM, que combina dos ideas: una consolidación (commit) ordenada de las transacciones, que asegura una equivalencia con la ejecución secuencial del código; y una extensión del mecanismo de privatización subyacente al sistema STM que contempla las operaciones de reducción.

Programación del VIA 6522 : guía didáctica.

Se estudia el chip R-6522, definido como Versatile Interface Adapter (V.I.A.) y encargado de las tareas de entrada/salida en la microcomputadora R-6500. La guía se estructura en dos partes en las que se explica, de forma escalonada, el funcionamiento del V.I.A. En la primera parte se incluyen diez tareas y sus soluciones, en las que se analiza el funcionamiento de los elementos del V.I.A., los protocolos de diálogo y la generación y atención de interrupciones. En la segunda parte se incluyen los listados de programas complejos en los que intervienen la mayoría de los elementos del V.I.A. Se adjunta información sobre las instrucciones de la CPU 6502, los mapas de memoria, el software del AIM65/DRAC1, la programación de los registros del V.I.A. y los registros de control del V.I.A. 6522.

Dinámica transaccional, genealogía y construcción de la memoria en la nobleza castellana septentrional en la Baja Edad Media

Los linajes se nos presentan, en el espacio septentrional del reino de Castilla, como la forma de organización familiar -general y amplia- que desde el siglo XIII, imbrica en su interior a los grupos más favorecidos e influyentes de la sociedad feudal cántabra-vizcaína, componiendo así una estructura parental amplia cuya finalidad estaba dirigida a la defensa del patrimonio familiar así como del acrecentamiento de la influencia social y política de sus miembros. El "hambre de linaje" es acompañado por la construcción de una memoria que condiciona la relación entre el noble con sus antepasados y que presenta sus propios mecanismos transaccionales al interior de una cuidada narrativa fijada por la propia escritura genealógica. En este sentido el presente trabajo intenta componer los mecanismos articuladores entre linaje y memoria que, desde un enfoque interno -emic según la antropología- se encuentran presentes en una narrativa como las crónicas banderizas del siglo XV de Lópe García de Salazar.

Dinámica transaccional, genealogía y construcción de la memoria en la nobleza castellana septentrional en la Baja Edad Media

Los linajes se nos presentan, en el espacio septentrional del reino de Castilla, como la forma de organización familiar -general y amplia- que desde el siglo XIII, imbrica en su interior a los grupos más favorecidos e influyentes de la sociedad feudal cántabra-vizcaína, componiendo así una estructura parental amplia cuya finalidad estaba dirigida a la defensa del patrimonio familiar así como del acrecentamiento de la influencia social y política de sus miembros. El "hambre de linaje" es acompañado por la construcción de una memoria que condiciona la relación entre el noble con sus antepasados y que presenta sus propios mecanismos transaccionales al interior de una cuidada narrativa fijada por la propia escritura genealógica. En este sentido el presente trabajo intenta componer los mecanismos articuladores entre linaje y memoria que, desde un enfoque interno -emic según la antropología- se encuentran presentes en una narrativa como las crónicas banderizas del siglo XV de Lópe García de Salazar.

Dinámica transaccional, genealogía y construcción de la memoria en la nobleza castellana septentrional en la Baja Edad Media

Los linajes se nos presentan, en el espacio septentrional del reino de Castilla, como la forma de organización familiar -general y amplia- que desde el siglo XIII, imbrica en su interior a los grupos más favorecidos e influyentes de la sociedad feudal cántabra-vizcaína, componiendo así una estructura parental amplia cuya finalidad estaba dirigida a la defensa del patrimonio familiar así como del acrecentamiento de la influencia social y política de sus miembros. El "hambre de linaje" es acompañado por la construcción de una memoria que condiciona la relación entre el noble con sus antepasados y que presenta sus propios mecanismos transaccionales al interior de una cuidada narrativa fijada por la propia escritura genealógica. En este sentido el presente trabajo intenta componer los mecanismos articuladores entre linaje y memoria que, desde un enfoque interno -emic según la antropología- se encuentran presentes en una narrativa como las crónicas banderizas del siglo XV de Lópe García de Salazar.

Sistema software para el control de producción de la unidad de rodajes

El presente proyecto consiste en el análisis y búsqueda de soluciones para el control de producción de la unidad de rodajes de la compañía CAF S.A. Para ello, se ha tenido que analizar procesos de producción, capturar requerimientos, desarrollar unas herramientas de control de producción temporales y elaborar una especificación de requisitos. Sin olvidar la gestión e interlocución con proveedores. Estas líneas de trabajo se encuentran descritas en esta memoria, junto con análisis de resultados, conclusiones y unas líneas futuras donde se seguirá trabajando.

Proyecto PARTIC : memoria : 2003-2004.

El trabajo no ha sido publicado. Entre los anexos, se encuentra varia documentación, como la justificación del proyecto, las actas, etc. El resumen está basado en una ficha elaborada por los autores o el responsable

PARTIC : Memoria 2003-04.

El trabajo no ha sido publicado. Resumen basado en ficha elaborada por los autores. La memoria (electrónica) adjunta está en distinto formato a la impresa (diapositivas del Power Point), pero el contenido es el mismo.

Manteniment d'equips informàtics : maquinari i programari. 'Mantenimiento de equipos informáticos : hardware y software'.

Este documento no está publicado

Elaboración de materiales didácticos (texto-guía, cuaderno y recursos de apoyo) para la docencia práctica de Psicología de la Memoria.

El proyecto realizado en la Universidad Pontificia de Salamanca continúa la linea de los realizados en el área de procesos psicológicos básicos. En este proyecto han colaborado además del equipo base, profesores especialistas en la materia de diez universidades españolas y argentinas. El objetivo principal es el desarrollo de una serie de materiales didácticos para la docencia práctica de psicología de la memoria, por la ausencia de herramientas publicadas para llevar a cabo la misma. El sistema de trabajo ha consistido en: elaboración del esquema de contenidos, contacto con los especialistas, elaboración de bocetos y aplicación durante el curso 1998-1999 para evaluar el grado de idoneidad de los mismos. Los resultados del proceso seguido y los que se espera obtener en el futuro inciden en potenciar la eficacia de las prácticas, del sistema de tutorías, además de fomentar el trabajo grupal. Los materiales elaborados (texto guía y cuadernos) se han unificado por su utilidad práctica y el software desarrollado se ha puesto para su descarga en la dirección de internet http://info.uned.es/dpto-psicología-básica-II/manual-memoria. Los materiales utilizados han sido los de los propios laboratorios y la memoria final está publicada por la editorial Alianza (Madrid) en su colección de manuales (nõ 56).

Evaluación sumativa y formativa de software educativo para la etapa infantil.

Analizar el valor de la metodología de evaluación formativa para conocer la calidad de un programa de software educativo para la etapa infantil, y conocer la calidad de un programa de ordenador con fines educativos (SPLASH) para adquirir y desarrollar estrategias de resolución de problemas sobre laberintos y la transferencia de estas estrategias a otros ámbitos y situaciones problemáticas. Todos los alumnos de preescolar (101 niños) del C.P. Nuestra Señora de Madrid. La experimentación consiste en utilizar un juego específico de software educativo como medio para que los niños de preescolar (5-6 años) llevan a cabo actividades para desarrollar su capacidad para resolver problemas de diseño de caminos en las que están implicadas la dirección y la secuenciación. Subprueba de habilidades perceptivo-visuales y espacio-temporales PPG-PCI; subprueba de memoria visual del DTLa; subprueba de laberintos de WPPSI; registro de verbalizaciones en el juego, individual y en grupo; protocolo de análisis de las verbalizaciones; y entrevistas a los profesores. Para su desarrollo se sigue una metodología de investigación cualitativa y cuantitativa. La utilización didáctica del ordenador en el aula preescolar produce efectos positivos en la adquisición de estrategias de resolución de problemas fomentando la reflexión y utilización de la información significativa para la toma de decisiones, aunque depende del contexto en el que se introduzca y de las características del software utilizado.