Entorno gráfico de configuración para el soft-core OpenRISC

Aquest projecte consisteix en la realització d'un entorn gràfic que serveixi per generar SoCs basats en el processador soft-core OpenRISC. Aquest entorn permetrà afegir diferents components de manera dinàmica a un repositori d’IPs, mostrar i sel·leccionar qualsevol component disponible dins d’aquest repositori, amb la finalitat d’unir-los al bus del sistema i fer-los accessibles al processador OpenRISC. L’entorn també mostrarà en tot moment com va evolucionant el nostre SoC, guardarà cadascún dels projectes que es realitzen amb aquest entorn i finalment permetrà generar el SoC dissenyat.

Estudio de un kit de diseño mixto con Softcore Microblaze e IP's, para el control ESP, ASR y ABS

Este proyecto consiste en el estudio de una placa de prototipado mixta analógico-digital formada principalmente por un PSoC, una FPGA y memoria flash para determinar sus capacidades en sistemas de control ESP, ASR y ABS. El estudio se basa en concluir la lógica que se puede añadir al dispositivo para enfocarlo a unas aplicaciones que, a pesar de ser muy comunes en coches, está poco desarrollado en motocicletas y ciclomotores. Es por ello surge el interés de diseñar un sistema del más bajo coste posible para impulsar su desarrollo.

Creació d'IP Cores en una plataforma NIOS: metodologia de disseny

NIOS és el processador que Altera empra en els seus dissenys SOC (System On Chip). Per tal de facilitar-ne el seu ús, Altera també proporciona una plataforma de desenvolupament SOPC (System On Programable Chip) que agilitza enormement el disseny d’aquests sistemes. Així doncs, aquest projecte està centrat en la definició metodològica per a la creació d'IP Cores en una plataforma NIOS.

Projecto de um conversor redutor CC-CC comutado para SoC

A evolução da tecnologia CMOS tem possibilitado uma maior densidade de integração de circuitos tornando possível o aumento da complexidade dos sistemas. No entanto, a integração de circuitos de gestão de potência continua ainda em estudo devido à dificuldade de integrar todos os componentes. Esta solução apresenta elevadas vantagens, especialmente em aplicações electrónicas portáteis alimentadas a baterias, onde a autonomia é das principais características. No âmbito dos conversores redutores existem várias topologias de circuitos que são estudadas na área de integração. Na categoria dos conversores lineares utiliza-se o LDO (Low Dropout Regulator), apresentando no entanto baixa eficiência para relações de conversão elevadas. Os conversores comutados são elaborados através do recurso a circuitos de comutação abrupta, em que a eficiência deste tipo de conversores não depende do rácio de transformação entre a tensão de entrada e a de saída. A diminuição física dos processos CMOS tem como consequência a redução da tensão máxima que os transístores suportam, impondo o estudo de soluções tolerantes a “altatensão”, com o intuito de manter compatibilidade com tensões superiores que existam na placa onde o circuito é incluído. Os sistemas de gestão de energia são os primeiros a acompanhar esta evolução, tendo de estar aptos a fornecer a tensão que os restantes circuitos requerem. Neste trabalho é abordada uma metodologia de projecto para conversores redutores CCCC comutados em tecnologia CMOS, tendo-se maximizado a frequência com vista à integração dos componentes de filtragem em circuito integrado. A metodologia incide sobre a optimização das perdas totais inerentes à comutação e condução, dos transístores de potência e respectivos circuitos auxiliares. É apresentada uma nova metodologia para o desenvolvimento de conversores tolerantes a “alta-tensão”.

Diseño de celdas analógicas embebidas en sistemas en un chip (SOC)

La metodología actual de diseño de celdas analógicas embebidas se basa en una tecnología CMOS fija, no teniendo dichos módulos características de reutilización y de migración hacia otras tecnologías. Para avanzar a un mayor nivel de productividad en el diseño se necesita un cambio de paradigma. Este cambio en la metodología necesita reducir tiempo y esfuerzo en el desarrollo, incrementar la predictibilidad y reducir el riesgo involucrado en el diseño y la fabricación de complejos sistemas en un chip (SOC). Las celdas digitales embebidas se han aplicado al diseño VLSI digital debido a que la síntesis a través de lenguajes de descripción de hardware (HDL) permite mapear complejos algoritmos en una descripción sintáctica digital, la cual puede luego ser automáticamente colocada e interconectada (place&route). Sin embargo, dada la falta de automatización del diseño electrónico en el dominio analógico, como así también por factores como el ruido, el corrimiento y falta de apareamiento, el uso de los circuitos analógicos ha sido muy bajo en la medida de lo posible, por lo que las celdas analógicas embebidas son ahora un cuello de botella en el diseño de SOC. Por lo expuesto, en el proyecto que se propone se planea diseñar celdas analógicas embebidas con características de: bajo consumo, reutilización, bajo costo y alta performance para satisfacer el notable crecimiento del mercado de los sistemas portables alimentados por batería y el de sistemas de identificación remotamente energizados (RFID). Conjuntamente con el Área de Comunicaciones, se propone un generador de tensión de alimentación a partir de una señal de RF.

Aproximació al disseny de procediments i instruments per a la personalització de l'ensenyament a l'etapa primària des d'una perspectiva inclusiva

The main objective of this research is to found a new process about the personalization's curriculum for pupils with especial educational needs. In this research there are two objectives: the first objective is to describe a procedure for to do the individual planning for this pupils. This procedure is called "Procediment per cartes de personalització" (Pedragosa 2002). The other objective is centered to validate this procedure for teachers who are in active service in primary's etapa and to check if it's a good process for to do the individual planning in an inclusive approach. The procedure's cobcretion is about three basic referents: In the first, we consult with the current regulations, in the second we incorporate the inclusion's approach and the fundamentals of universal learning design, and finally we consult Ruiz's (1999) provides. We obtain the information for the research until, during and after of the formation's course (in 2003/2004). We introduced two questionnaire (until and after of formation sessions) and we register all of the sessions with a parlimentary report. About the main research results we can to affirm that the procedure is a good option for the professional's practice. It's an organized, ordered and coherent design with our curriculum. But, in spite of, we can to probate that there some interesting variables which are to influence to the procedure's efficiency.

Disseny de drivers per a targes de transmissió de senyals

L'objectiu del projecte és poder configurar dues targetes que s'instal∙laran al Sincrotró ALBA. Per a això s'ha desenvolupat un driver per a Linux i una interfície gràfica (GUI). Com a introducció a les targetes, la memòria descriu el Sincrotró, i més específicament el sistema de sincronització (timing) on aquestes s'utilitzaran. També descriu el disseny dels drivers per a Linux2.6 i de la GUI, escrita utilitzant el llenguatge Python amb el framework Qt. Finalment, a la memòria s'exposen els problemes i solucions trobats durant la fase de validació del correcte funcionament de les plaques i dels diferents components del projecte.

Instal·lació i disseny de protocols d'operació del subdetector SPD. de LHCb. Algorismes de trigger.

Estudi elaborat a partir d’una estada al Laboratori Europeu de Física de Partícules (CERN), Suissa, entre maig i setembre del 2006. L’estada al laboratori CERN ha tingut dues vessants complementàries, les dues relacionades amb la imminent posada en marxa de l'experiment LHCb a finals del 2007, quan l'accelerador LHC comenci a funcionar. D'una banda, s’ha treballat en la integració del subdetector SPD en LHCb, i de l'altra al desenvolupament dels algorismes de trigger de LHCb.

Disseny d'un acoblador direccional amb metamaterials

En aquest treball es descriu el disseny d’un acoblador direccional en anell de 1.5λ, habitualment anomenat rat-race, mitjançant metamaterials. S’utilitza una línia microstrip amb gap capacitiu en sèrie i una cel·la left-handed basada en un ressonador d’anells oberts complementari (CSRR), fent així possible una reducció de la longitud de la línia de 270º en un factor 5. Gràcies a aquesta disminució de longitud, l’àrea del dispositiu és 4 vegades menor que la del rat-race convencional. La mesura mostra que el comportament és el desitjat a la freqüència d’operació.

Disseny d'itineraris d'educació ambiental en ambients de fons de vall

L’anàlisi de l’estat actual dels equipaments i activitats d’educació ambiental (EA) en l’àmbit del Parc Natural de l’Alt Pirineu (PNAP) ha detectat un grau de desenvolupament molt baix d’aquesta disciplina. Per aquest motiu, s’elabora una nova eina, amb l’objectiu d’establir unes pautes per a l’elaboració d’una activitat d’EA concreta: els itineraris d’EA; i així ampliar l’escassa oferta actual. El protocol per al disseny d’itineraris d’EA, dóna unes directrius per a estandarditzar la descripció i l’anàlisi de la zona proposada. La finalitat del qual és facilitar i agilitar la implantació d’itineraris que presentin unes condicions mínimes establertes. La eficiència d’aquesta eina, queda verificada amb els resultats obtinguts en la realització de dues proves pilot en dues zones amb possibilitats de desenvolupar-hi itineraris d’EA. Una de les zones ha quedat descartada, per l’incompliment d’un dels criteris que s’ha definit en el protocol com a imprescindibles pel bon desenvolupament de l’activitat que es planteja. Mentre que en l’altre zona, el compliment de totes aquestes condicions o criteris, fan viable la implantació de l’itinerari d’EA, duent a terme així el seu posterior disseny. Malgrat l’estudi es centri en un espai natural protegit concret, és una eina que pretén ser extrapolable en d’altres espais d’aquesta categoria.

Disseny i aplicació del protocol d'instal·lació d'energia fotovoltaica en edificis aïllats de la xarxa elèctrica al PNAP

En el perímetre del parc es troben gran nombre d’edificacions amb mancances de subministrament elèctric per la gran dispersió de la població de la comarca. L’objectiu d’aquest estudi és desenvolupar un protocol per determinar la viabilitat de l’energia fotovoltaica en edificis aïllats i aplicar-la de forma pilot a dos edificis gestionats pels responsables del Parc Natural de l’Alt Pirineu: el Centre de Logística i Manteniment (CLM) i el Refugi del Fornet. Aquests han estat escollits per la seva representativitat com a edificis aïllats de la xarxa elèctrica convencional. S’ha elaborat una metodologia pròpia, el Protocol d’instal·lació d’energia fotovoltaica en edificis aïllats de la xarxa elèctrica. S’ha realitzat una anàlisi de sensibilitats del dimensionat fotovoltaic davant la modificació de diversos paràmetres rellevants. Això ha permès determinar les característiques òptimes de viabilitat per als dos edificis en estudi i el cost de la instal·lació fotovoltaica (17.183€ el CLM i 164.815 € el Refugi del Fornet). Els resultats obtinguts en els dos edificis pilot han mostrat el gran cost relatiu entre l’energia fotovoltaica i l’energia elèctrica produïda a partir de combustibles fòssils.

Disseny d'un divisor de potència programable per aplicació a antenes reconfigurables

En sistemes de comunicacions moderns, es dedica un interès especial als circuits i dispositius reconfigurables, tant per aplicacions comercials com militars. Aquest interès es fonamenta en la necessitat de sistemes d'altes prestacions i en les especificacions creixentment restrictives que això suposa en un ampli ventall d'aspectes. Dins aquest marc de reconfigurabilitat i adaptabilitat s'emmcarca el disseny proposat en el present projecte: un divisor de potència variable.

Disseny de filtres passa banda en l'ordre dels GHz mitjançant acobladors ressonants

L’objectiu d’aquest projecte es basa en l’obtenció de filtres passa banda mitjançant acobladors ressonants en l’ordre dels GHz, amb un ampla de banda fraccional del 30%. En un primer disseny es presentarà l’estudi del coeficient d’acoblament entre partícules ressonants i tot seguit s’introduirà una capacitat interdigital per a augmentar l’acoblament. Mitjançant el nou disseny es demostrarà que es pot arribar a resultats òptims tant en simulacions com a l’hora de fabricar el dispositiu.

Anàlisi, disseny i fabricació d'estructures periòdiques esquerranes per a la generació de filtres passabanda

El que s’ha pretès en aquest projecte és estudiar, dissenyar, fabricar i mesurar una estructura esquerrana. Dita estructura a més volem que es comporti com un filtre passabanda, amb la qual cosa hem de ser capaços de fixar els paràmetres que caracteritzen aquest filtre, és dir, la banda de pas i la freqüència central del filtre.

Disseny i implementació hardware d'algorismes de reconeixement de caràcters per comptadors d'aigua

Aquest projecte consisteix en l'estudi, comparació i implementació en hardware d'algoritmes de reconeixement de caràcters per integrar en un sistema intel·ligent de captura d'imatges. Aquest sistema, integrat per una càmera amb format i característiques específiques i que anirà acoblat a un comptador d'aigua tradicional, en captarà imatges i les enviarà per RF al punt de recepció de la companyia. L'objectiu principal consisteix en aconseguir un disseny que redueixi al màxim la quantitat d'informació per transmetre, tenint en compte les limitacions de l'entorn.