Sistema para formação e avaliação dos operadores das máquinas de inspeção ótica automática

A montagem de circuitos eletrónicos é um processo extremamente complexo, e como tal muito difícil de controlar. Ao longo do processo produtivo, é colocada solda no PCB (printed circuit board), seguidamente são colocados os componentes eletrónicos que serão depois soldados através de um sistema de convecção, sendo por fim inspecionados todos os componentes, com o intuito de detetar eventuais falhas no circuito. Esta inspeção é efetuada por uma máquina designada por AOI (automatic optical inspection), que através da captura de várias imagens do PCB, analisa cada uma, utilizando algoritmos de processamento de imagem como forma de verificar a presença, colocação e soldadura de todos os componentes. Um dos grandes problemas na classificação dos defeitos relaciona-se com a quantidade de defeitos mal classificados que passam para os processos seguintes, por análise errada por parte dos operadores. Assim, apenas com uma formação adequada, realizada continuamente, é possível garantir uma menor taxa de falhas por parte dos operadores e consequentemente um aumento na qualidade dos produtos. Através da implementação da metodologia Gage R&R para atributos, que é parte integrante da estratégia “six sigma” foi possível analisar a aptidão dos operadores, com base na repetição aleatória de várias imagens. Foi desenvolvido um software que implementa esta metodologia na formação dos operadores das máquinas AOI, de forma a verificar a sua aptidão, tendo como objetivo a melhoria do seu desempenho futuro, através da medição e quantificação das dificuldades de cada pessoa. Com esta nova sistemática foi mais fácil entender a necessidade de formação de cada operador, pois com a constante evolução dos componentes eletrónicos e com o surgimento de novos componentes, estão implícitas novas dificuldades para os operadores neste tipo de tarefa. Foi também possível reduzir o número de defeitos mal classificados de forma significativa, através da aposta na formação com o auxílio do software desenvolvido.

Unidades Ininterruptas de Alimentação (UPS). O que escolher?

As UPS (unidades de alimentação ininterruptas) são sistemas destinados à alimentação de dispositivos elétricos quando existe um corte de energias de rede. As UPS diferenciam-se dos restantes sistemas de emergência na medida em que possibilitam a alimentação instantânea quando ocorre um corte através de baterias e circuitos eletrónicos associados para sistemas de baixa potência ou geradores diesel e sistemas “flywheel*” para sistemas de grande potência. As UPS são normalmente utilizadas para proteger equipamentos que possam conter dados essenciais ou indispensáveis para o funcionamento de um edifício com datacenters, computadores, equipamentos de telecomunicações ou outros equipamentos cuja interrupção de funcionamento possa causar danos irreversíveis em sistemas, dados ou negócios. Para além da capacidade de fornecer energia em caso de interrupção por um período limitado de tempo, as UPS podem corrigir outros eventos de rede como sobretensões, cavas, variações de tensão, ruído, instabilidade de frequência ou distorção harmónica.

Controlo de conversores de potência genéricos por FPGA

Dissertação para obtenção do grau de Mestre em Engenharia Eletrotécnica Ramo de Automação e Eletrónica Industrial

Recensão de Lee, E. (2005). How internet radio can change the world : an activist’s handbook. Nova Iorque : iUniverse, Inc.

(Excerto) O entusiasmo pela comunicação digital percorre transversalmente a obra How Internet Radio Can Change the World: An Activist’s Handbook, de Eric Lee. Esta postura tão apologista das possibilidades comunicativas oferecidas pela Internet reforça provavelmente um conjunto alargado de entendimentos sobre a conquista do quotidiano pelo digital. Em 1967, McLuhan e Fiore já se referiam aos circuitos eletrónicos como ‘extensões do sistema nervoso central’. Numa leitura mais contemporânea, José Bragança de Miranda refere: “vivemos, nos nossos dias, no meio de conexões, de links, do on‑line, estamos votados à participação, à ‘interactividade’, etc. Algo de novo está a emergir” (2001, p. 265). Maria Teresa Cruz (2001) define a convergência tecnológica das relações sociais como a ‘mobilização erótica da técnica’. Esta obra aqui recenseada pretende, assim, desafiar a utilização da rádio digital para “melhorar a comunicação e solidificar as organizações” (p. 1), em torno de três grupos de reflexão.

Desenvolvimento de software e hardware para irrigação de precisão usando pivô central

O presente trabalho teve por objetivo desenvolver softwares e hardwares para aplicação ao monitoramento e controle automático para a irrigação de precisão usando sistemas do tipo pivô central. O trabalho foi desenvolvido no Departamento de Engenharia Rural - LER, da Escola Superior de Agricultura "Luiz de Queiroz" - ESALQ, da Universidade de São Paulo - USP, em Piracicaba - SP. Foram utilizados componentes eletrônicos discretos, circuitos integrados diversos, módulos de radiofreqüência, microcontroladores da família Basic Step e um microcomputador. Foram utilizadas as linguagens Delphi e TBasic. O hardware é constituído de dois circuitos eletrônicos, sendo um deles para "interface" com o computador e o outro para monitoramento e transmissão da leitura de tensiômetros para o computador via radiofreqüência. Foram feitas avaliações do alcance e da eficiência na transmissão de dados dos módulos de radiofreqüência e do desempenho do software e do hardware. Os resultados mostraram que tanto os circuitos quanto os aplicativos desenvolvidos apresentaram funcionamento satisfatório. Os testes de comunicação dos rádios indicaram que esses possuem alcance máximo de 50 m. Concluiu-se que o sistema desenvolvido tem grande potencial para utilização em sistemas de irrigação de precisão usando pivô central, bastando para isso que o alcance dos rádios seja aumentado.

Sistema eletro-eletrônico para medição direta de torque em dispositivos girantes utilizando extensômetros de resistência elétrica

Neste trabalho propõe-se um sistema para medição de torque em dispositivos girantes, que utiliza extensômetros de resistência elétrica colados nos próprios elementos constituintes do arranjo mecânico sob análise. Um conjunto de circuitos eletrônicos foi especialmente desenvolvido para o sensoreamento das pequenas deformações que ocorrem nos disposotivos girantes. O sistema opera sem contato eletro-mecânico entre a parte estacionária e a parte girante. Para tanto desenvolveu-se também uma metodologia de projeto e construção de transformadores rotativos que são utilizados para transferência da energia que alimenta os circuitos eletrônicos solidários ao elemento mecânico instrumentado. Também foi necessário utilizar um transmissor em freqüência modulada do sinal elétrico proporcional ao torque medido. Uma análise comparativa, dos resultados obtidos entre os sistemas existentes e aqueles alcançados com a técnica proposta neste trabalho, demonstra sua aplicabilidade em diversas situações práticas.

Uma Proposta de arquitetura para editores diagramáticos com funcionalidade de execução

Editores diagramáticos possuem aplicabilidade em diferentes áreas da computação, dentre elas ferramentas CASE, editores gráficos, CAD para circuitos eletrônicos, etc. Uma subclasse desse tipo de editores adiciona a funcionalidade de execução aos diagramas manipulados, permitindo ao usuário executar um diagrama através de técnicas de animação. Esta característica, por sua vez, acarreta na inserção de novos problemas para o projetista de software, sendo o principal deles o reuso independente das funcionalidades de edição e de execução de editores construídos. Com vistas a minimizar este problema este trabalho apresenta uma arquitetura que combina uma estrutura de componentes interconectáveis descrita por meio de BML com um mecanismo de interpretação de scripts como uma alternativa para construção de editores de diagramas com funcionalidade de execução.

Designing single event upset mitigation techniques for large SRAM-Based FPGA components

This thesis presents the study and development of fault-tolerant techniques for programmable architectures, the well-known Field Programmable Gate Arrays (FPGAs), customizable by SRAM. FPGAs are becoming more valuable for space applications because of the high density, high performance, reduced development cost and re-programmability. In particular, SRAM-based FPGAs are very valuable for remote missions because of the possibility of being reprogrammed by the user as many times as necessary in a very short period. SRAM-based FPGA and micro-controllers represent a wide range of components in space applications, and as a result will be the focus of this work, more specifically the Virtex® family from Xilinx and the architecture of the 8051 micro-controller from Intel. The Triple Modular Redundancy (TMR) with voters is a common high-level technique to protect ASICs against single event upset (SEU) and it can also be applied to FPGAs. The TMR technique was first tested in the Virtex® FPGA architecture by using a small design based on counters. Faults were injected in all sensitive parts of the FPGA and a detailed analysis of the effect of a fault in a TMR design synthesized in the Virtex® platform was performed. Results from fault injection and from a radiation ground test facility showed the efficiency of the TMR for the related case study circuit. Although TMR has showed a high reliability, this technique presents some limitations, such as area overhead, three times more input and output pins and, consequently, a significant increase in power dissipation. Aiming to reduce TMR costs and improve reliability, an innovative high-level technique for designing fault-tolerant systems in SRAM-based FPGAs was developed, without modification in the FPGA architecture. This technique combines time and hardware redundancy to reduce overhead and to ensure reliability. It is based on duplication with comparison and concurrent error detection. The new technique proposed in this work was specifically developed for FPGAs to cope with transient faults in the user combinational and sequential logic, while also reducing pin count, area and power dissipation. The methodology was validated by fault injection experiments in an emulation board. The thesis presents comparison results in fault coverage, area and performance between the discussed techniques.

Método para a otimização de plataformas arquiteturais para sistemas multiprocessados heterogêneos

A concepção dos sistemas eletrônicos previstos para o futuro próximo implica em uma atividade multidisciplinar, a qual demanda, para o projeto de sistemas eletrônicos, o uso de métodos e técnicas provenientes de diversos domínios do conhecimento humano. Esses domínios podem variar desde a especificação de aplicações, até a realização física de circuitos integrados. A constante evolução dos processos de fabricação de circuitos integrados permite a criação de circuitos bastante complexos, seja em relação ao número de componentes eletrônicos e de suas inter-relações, seja em relação à heterogeneidade funcional presente nas aplicações alvo, previstas para estes sistemas. Para os próximos anos está prevista a possibilidade da inclusão de mais de um bilhão de transistores em uma única pastilha de silício, inaugurando a era da “gigaescala”. Devido a essa situação, a comunidade científica vem demonstrando preocupação em relação às novas técnicas que se fazem necessárias para a concepção dos “gigacircuitos”. Essas técnicas envolvem o uso de diferentes níveis de abstração na concepção e análise das funcionalidades da aplicação alvo, além de abordagens para explorar o grande espaço de busca, inerente à disponibilidade de um grande número de componentes para a implementação da arquitetura alvo, a qual deve ser otimizada para as restrições de projeto. As idéias apresentadas nesse trabalho vão de encontro à necessidade por novas técnicas para a concepção de circuitos eletrônicos complexos. Este trabalho procura contribuir para que esta classe de circuitos possa tornar-se realidade em um futuro próximo, avalizando a disponibilidade de informação, de entretenimento e de serviços para a sociedade. Para tanto, um novo método é proposto, onde um fluxo de projeto considera as ferramentas necessárias para a exploração do espaço de busca em componentes de processamento e de comunicação, visando à sua otimização. As ferramentas seguem os princípios do projeto baseado em plataformas, onde componentes podem ser reutilizadas para aplicações da mesma classe, em diferentes níveis de abstração. Além disso, os princípios da especificação baseada em interface são considerados, visando explicitar a especificação de funcionalidades heterogêneas para componentes arquiteturais, bem como permitir a avaliação dinâmica do comportamento destes.

Sistema de extração de potência (power harvesting) usando transdutores piezelétricos

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Ambiente computacional para projetos de sistemas com tecnologia mista

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Eletroestimulador funcional de oito canais com malha de realimentação utilizando Controlador Digital

Pós-graduação em Engenharia Elétrica - FEIS

Sensor em fibra óptica aplicado à caracterização de atuadores piezoelétricos flextensionais

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Desenvolvimento de um circuito eletrônico experimental de anemômetro de fio quente

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Utilização de materiais piezelétricos (PZTS) para coleta e armazenamento de energia

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)