Edifici d'oficines Torre Llacuna a Barcelona

La torre s’aixeca en el front del carrer Llacuna cantonada Gran Via. Es tracta d’un volum prismàtic unitari i compacte de plantes rectangulars.La seva construcció de vidre, planxa i formigó ofereixen la imatge exterior de l’Edifici amb una textura modular, repetitiva i austera que manifesta ña seva condició de lloc pel treball i residència de múltiples i joves empreses i usuaris en trànsit.

La cubierta plana, un paseo por su historia

L’exposició “La cubierta plana, un paseo por su historia” pretén fer un recorregut per aquells moments de la nostra tradició arquitectònica en els quals el terrat ha tingut un paper cabdal. Les raons del seu èxit no poden cercar-se tan sols en el desenvolupament tecnològic, més aviat es poden trobar en la capacitat del terrat de ser usat i gaudit com una estança exterior dels edificis.Es tracta, doncs, d’una proposta de divulgació del coneixement actual sobre la coberta plana mitjançant documents i imatges d’època on el lector serà convidat a reconèixer els fils de la tradició que relliguen les més modernes propostes amb els terrats de l’arquitectura popular, pràcticament desapareguts.L’exposició està estructurada en sis blocs: 1. Inicis mítics i espais de l’habitar; 2. Mirades al món preindustrial: terrats a les arquitectures vernaculars; 3. Mirades al món preindustrial: àtics i balustrades en l’arquitectura del classicisme; 4. Els efectes de la industrialització: un nou impuls al terrat; 5. Moviment Modern: racionalisme, abstracció i metàfora de la màquina; i, 6. La coberta plana en un món global. La proposta invita als professionals a reflexionar sobre els lligams indestriables entre arquitectura i construcció.

L’obra vista a l’arquitectura catalana. Primeres notes

La construcció catalana dels darrers dos-cents anys no es pot entendre sense parlar del maó. El maó en va ser el material de construcció per excel·lència –amb el qual es bastiren parets, sostres, voltes d’escala, terrats i envans– i, a partir d’un cert moment, va passar a formar part del repertori expressiu de les façanes dels edificis. En aquestes notes ens proposem reflexionar sobre aquest segon punt: el de l‘aparença del maó. Es tracta d'un article introductori per a un llibre mai publicat del grup d’empreses Almirall (2002).

Final architecture diploma projects in the analysis of the UPC buildings energy performance

A partir de maig de 2003, per iniciativa del Vicerectorat adjunt d’Edificacions de la UPC, el Centre Interdisciplinari de Tecnologia, Innovació i Educació per a la Sostenibilitat (CITIES) treballa en l’elaboració i la implantació del Pla d’Eficiència en el Consum de Recursos (PECR), amb l’objectiu d’establir polítiques i definir línees d’actuació per a l’estalvi i l’eficiència en el consum dels recursos energètics i d’ aigua en els edificis de la UPC.El PECR contempla, en una de les primeres fases, la realització d’avaluacions energètiques en les edificacions de la UPC per valorar l’estat actual dels edificis i poder establir uns indicadors del seu comportament energètic a partir dels quals establir els objectius d’estalvi i d’eficiència. Per fer aquestes avaluacions, es va crear una línea de projectes finals de carrera (PFC) per a estudiants de l’Escola Politècnica Superior de l’Edificació de Barcelona (EPSEB), sota la coordinació de professors tutors de diferents departaments y amb la col•laboració indispensable de totes les unitats de recolzament de la UPC.Aquesta publicació és la ponència presentada al IV Congrès "Sustainable City", a Tallinn, en el que es va presentar aquest projecte com a una eina de treball amb l'objectiu de reduir l'impacte ambiental dels edificis universitaris en les ciutats.

Via-configurable transistor array: a regular design technique to improve ICs yield

Process variations are a major bottleneck for digital CMOS integrated circuits manufacturability and yield. That iswhy regular techniques with different degrees of regularity are emerging as possible solutions. Our proposal is a new regular layout design technique called Via-Configurable Transistors Array (VCTA) that pushes to the limit circuit layout regularity for devices and interconnects in order to maximize regularity benefits. VCTA is predicted to perform worse than the Standard Cell approach designs for a certain technology node but it will allow the use of a future technology on an earlier time. Ourobjective is to optimize VCTA for it to be comparable to the Standard Cell design in an older technology. Simulations for the first unoptimized version of our VCTA of delay and energy consumption for a Full Adder circuit in the 90 nm technology node are presented and also the extrapolation for Carry-RippleAdders from 4 bits to 64 bits.

Error probability in synchronous digital circuits due to power supply noise

This paper presents a probabilistic approach to model the problem of power supply voltage fluctuations. Error probability calculations are shown for some 90-nm technology digital circuits.The analysis here considered gives the timing violation error probability as a new design quality factor in front of conventional techniques that assume the full perfection of the circuit. The evaluation of the error bound can be useful for new design paradigms where retry and self-recoveringtechniques are being applied to the design of high performance processors. The method here described allows to evaluate the performance of these techniques by means of calculating the expected error probability in terms of power supply distribution quality.

Teaching, sustainability and environment in UPC buildings

Universities must motivate future professionals so that they are able to apply their experience over and beyond the scientific and technological context. These professionals should also be trained so that they are aware of the current position as regards the economy and limited energy resources, and they must be creative, knowledgeable and committed if they are to rethink the current model.The Departments of Architectural Technology II and Applied Physics, in collaboration with the Interdisciplinary Centre of Technology, Innovation and Education for Sustainability (CITIES), believed that students could be given the opportunity to specialise in the area of sustainable development by means of their final theses [2]. With this objective in mind, a line of theses called Energy Assessments was created as part of the Plan for Resource Consumption Efficiency (PECR). The line was based on a learning strategy that focused on the student.The teaching staff was able to observe that, in terms of cognitive aspects, the students improved their knowledge of environmental issues and the associated skills, and that they were more able to solve problems in the area of sustainability and had greater concerns about this subject matter after having completed their theses.

The IST METRA Project

This article summarizes the main achievementsof the Multi-Element Transmit andReceive Antennas (METRA) Project, an ISTresearch and technological development project carried out between January 2000 and June 2001 by Universitat Politècnica de Catalunya, the Center for Personkommunikation of Aalborg University, Nokia Networks, Nokia Mobile Phones, and Vodafone Group Research and Development.The main objective of METRA was the performanceevaluation of multi-antenna terminals incombination with adaptive antennas at the basestation in UMTS communication systems. 1 AMIMO channel sounder was developed that providedrealistic multi-antenna channel measurements.Using these measured data, stochasticchannel models were developed and properly validated.These models were also evaluated inorder to estimate their corresponding channelcapacity. Different MIMO configurations andprocessing schemes were developed for both theFDD and TDD modes of UTRA, and their linkperformance was assessed. Performance evaluationwas completed by system simulations thatillustrated the benefits of MIMO configurationsto the network operator. Implementation cost vs.performance improvement was also covered bythe project, including the base station and terminalmanufacturer and network operator viewpoints.Finally, significant standards contributionswere generated by the project and presented to the pertinent 3GPP working groups.

Smart antennas in software radio base stations

The application of adaptive antenna techniques to fixed-architecture base stations has been shown to offer wide-ranging benefits, including interference rejection capabilities or increased coverage and spectral efficiency.Unfortunately, the actual implementation ofthese techniques to mobile communication scenarios has traditionally been set back by two fundamental reasons. On one hand, the lack of flexibility of current transceiver architectures does not allow for the introduction of advanced add-on functionalities. On the other hand, theoften oversimplified models for the spatiotemporal characteristics of the radio communications channel generally give rise toperformance predictions that are, in practice, too optimistic. The advent of software radio architectures represents a big step toward theintroduction of advanced receive/transmitcapabilities. Thanks to their inherent flexibilityand robustness, software radio architecturesare the appropriate enabling technology for theimplementation of array processing techniques.Moreover, given the exponential progression ofcommunication standards in coexistence andtheir constant evolution, software reconfigurabilitywill probably soon become the only costefficientalternative for the transceiverupgrade. This article analyzes the requirementsfor the introduction of software radio techniquesand array processing architectures inmultistandard scenarios. It basically summarizesthe conclusions and results obtained withinthe ACTS project SUNBEAM,1 proposingalgorithms and analyzing the feasibility ofimplementation of innovative and softwarereconfigurablearray processing architectures inmultistandard settings.

Joint array combining and MLSE for single-user receivers in multipath Gaussian multiuser channels

The well-known structure of an array combiner along with a maximum likelihood sequence estimator (MLSE) receiveris the basis for the derivation of a space-time processor presentinggood properties in terms of co-channel and intersymbol interferencerejection. The use of spatial diversity at the receiver front-endtogether with a scalar MLSE implies a joint design of the spatialcombiner and the impulse response for the sequence detector. Thisis faced using the MMSE criterion under the constraint that thedesired user signal power is not cancelled, yielding an impulse responsefor the sequence detector that is matched to the channel andcombiner response. The procedure maximizes the signal-to-noiseratio at the input of the detector and exhibits excellent performancein realistic multipath channels.

Entitat Metropolitana del Transport. Centre Operatiu d'Autobusos del Prat

El projecte contempla la resolució d’un Centre Operatiu d’Autobusos Metropolitans amb un programa que ha de donar cabuda a un mínim de 300 places d’aparcament de diferents mesures, tallers de manteniment, túnels de neteja, sortidors de repostatge, vestuaris, administració, oficines i serveis generals. L’emplaçament se situa en el barri de Sant Cosme del Prat de Llobregat, en un solar que esdevé la façana d’aquesta població a l’entrada a Barcelona des de l’aeroport. L’entorn el conformen els espais de protecció de les pistes que es perllonguen fins a tocar el Parc Natural del Delta del Llobregat, una zona humida protegida d’àmbit europeu. Al mateix temps, els requeriments del concurs sol•liciten mantenir un 50% de la superfície del solar com a parc urbà. Això comporta abordar la resolució d’un edifici extens, però de 3 alçades i mitja, per tal de poder encabir tot el programa. Tot i així, la proposta integra el gran volum de l’edificació en harmonia compositiva i cromàtica amb el canyissar i manté l’alçària en una cota similar a la dels edificis de l’entorn. L’àrea verda es concentra en la part de la parcel•la que té continuïtat directe amb el pati del nou Esplai del barri, per tal de optimitzar-ne l’ús. Al mateix temps, les àrees de circulació, neteja i manteniment dels autobusos se situen a la part posterior del solar, per fer-les compatibles amb la resta de requeriments funcionals i perquè la volumetria principal doni front a les vies d’entrada a l’àrea metropolitana. La cotxera està continguda en un únic volum lleugerament soterrat, per limitar l’alçària total. La construcció principal, de 120 x 55 x 14,5 metres, es troba configurada per una estructura regular que respecta les mesures i moviments dels autobusos, i per una pell consistent en una gelosia oberta en tres cares, i tancada en l’alçat nord. Aquest tancament es realitza amb prismes verticals de colors similars a la vegetació del entorn, separats harmònicament per tal de dissoldre lleument els contorns del volum. Com a contrapunt a la gran peça principal, es proposa un petit edifici vidriat que indica l’entrada a les oficines i conté les activitats administratives.Les àrees de funcionament es resumeixen en les següents:1. La circulació dels autobusos: el conjunt disposa de tres vies simultànies, una d’accés i dues de sortida, situades en línia amb dos punts de repostatge, aspiració interior i traspàs de dades i recaptacions, aptes per a ser utilitzades per tres vehicles alhora. També es disposen tres túnels de rentat previs a l’entrada a l’interior de la cotxera, amb pas per a tres carrils en by-pass. Es preveu una quarta via especial d’accés i sortida directes al taller, per situacions extraordinàries.2. La circulació dels vehicles de personal: tenen un accés i un recorregut independent al dels autobusos, amb control informatitzat. 3. La entrada peatonal de visites o personal: l’edifici disposa també d’una entrada peatonal que es produeix des de la porta principal, situada en el front del edifici administratiu.4. El edifici principal: consta de diferents nivells. El Nivell 0, a cota –1,3 m. es troba ocupat per la zona d’aparcament de vehicles privats (98 uts), l’aparcament de minibusos (20 uts), el taller d’autobusos (23 uts standard amb ITV, 2 uts articulats, 1 ut pintura articulat, 2 uts reparcions sostres), i l’àrea d’explotació i de dependències per conductors (vestidors, àrea de descans, cafeteria i espais habitables).El Nivell 1, a cota 2,4 m. està ocupat per l’aparcament de 47 autobusos de 13 m. de llarg i per 20 autobusos de 15 m.El Nivell 2, a cota 4,8 m. l’ocupen 22 places d’autobusos de 15 m., 6 places d’articulats i 37 de 13 m.El Nivell 3, a cota 7,2 m. és idèntic al Nivell 1.El Nivell 4, és idèntic al Nivell 2 i permet que la rampa continuï fins a un Nivell 5 de coberta, que excepcionalment pot convertir-se en aparcament descobert de 67 autobusos de més.La proposta contempla amb fermesa criteris de Sostenibilitat. Aquests es centren en primer lloc en la sobrietat del projecte que garanteix una organització clara en quan a circulacions i rendiment del espai i que, per tant, no malbarata més recursos dels necessaris. En segon lloc, s’aprofiten al màxim la llum i la ventilació naturals i, al mateix temps, es genera la pròpia energia per millorar la eficiència. També es resol el re-processament dels residus generats pel complex, es re-aprofiten les aigües utilitzades en els vestuaris i oficines pel rentat dels vehicles, i s’emmagatzemen les aigües pluvials per tal de complementar la generació d’energia i per escalfar amb el sol aigua calenta de neteja. En tercer lloc, es té especial cura en l’impacte ambiental del edifici, procurant adequar-lo a l’estructura urbana tant en alineacions com el alçària. També s’evita la contaminació acústica apantallant el so intern per tal de no enviar-lo a les àrees habitades, s’endrecen els accessos dels autobusos des de la rotonda de la via pública per alterar el mínim el trànsit dels veïns, i es concentra l’àrea verda en la zona on es té més contacte amb l’activitat veïnal comunitària: l’Esplai del barri.

Voltage fluctuations in IC power supply distribution

The supply voltage decrease and powerconsumption increase of modern ICs made the requirements for low voltage fluctuation caused by packaging and on-chip parasitic impedances more difficult to achieve. Most of the research works on the area assume that all the nodes of the chip are fed at thesame voltage, in such a way that the main cause of disturbance or fluctuation is the parasitic impedance of packaging. In the paper an approach to analyze the effect of high and fast current demands on the on-chip power supply network. First an approach to model the entire network by considering a homogeneous conductive foil is presented. The modification of the timing parameters of flipflops caused by spatial voltage drops through the IC surface are also investigated.