The Current Landscape of Pitfalls in Ontologies

A growing number of ontologies are already available thanks to development initiatives in many different fields. In such ontology developments, developers must tackle a wide range of difficulties and handicaps, which can result in the appearance of anomalies in the resulting ontologies. Therefore, ontology evaluation plays a key role in ontology development projects. OOPS! is an on-line tool that automatically detects pitfalls, considered as potential errors or problems, and thus may help ontology developers to improve their ontologies. To gain insight in the existence of pitfalls and to assess whether there are differences among ontologies developed by novices, a random set of already scanned ontologies, and existing well-known ones, data of 406 OWL ontologies were analysed on OOPS!’s 21 pitfalls, of which 24 ontologies were also examined manually on the detected pitfalls. The various analyses performed show only minor differences between the three sets of ontologies, therewith providing a general landscape of pitfalls in ontologies.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Human cooperation in the simultaneous and the alternating Prisoner's Dilemma: Pavlov versus Generous Tit-for-Tat.

The iterated Prisoner's Dilemma has become the paradigm for the evolution of cooperation among egoists. Since Axelrod's classic computer tournaments and Nowak and Sigmund's extensive simulations of evolution, we know that natural selection can favor cooperative strategies in the Prisoner's Dilemma. According to recent developments of theory the last champion strategy of "win--stay, lose--shift" ("Pavlov") is the winner only if the players act simultaneously. In the more natural situation of players alternating the roles of donor and recipient a strategy of "Generous Tit-for-Tat" wins computer simulations of short-term memory strategies. We show here by experiments with humans that cooperation dominated in both the simultaneous and the alternating Prisoner's Dilemma. Subjects were consistent in their strategies: 30% adopted a Generous Tit-for-Tat-like strategy, whereas 70% used a Pavlovian strategy in both the alternating and the simultaneous game. As predicted for unconditional strategies, Pavlovian players appeared to be more successful in the simultaneous game whereas Generous Tit-for-Tat-like players achieved higher payoffs in the alternating game. However, the Pavlovian players were smarter than predicted: they suffered less from defectors and exploited cooperators more readily. Humans appear to cooperate either with a Generous Tit-for-Tat-like strategy or with a strategy that appreciates Pavlov's advantages but minimizes its handicaps.

L'expérience d'être parent d'un enfant polyhandicapé hébergé

L'hébergement d'un enfant polyhandicapé, c'est-à-dire un enfant présentant une association de déficience motrice et intellectuelle sévère et profonde, est existant au Québec et peu connu de la population. Jusqu’à maintenant, les savoirs sur l’hébergement pédiatrique et l’expérience des parents sont peu nombreux et ne permettent pas de guider le développement d’interventions infirmières adaptées aux besoins des parents. Pour pallier cette situation, une étude d’inspiration phénoménologique a été effectuée afin d’explorer la signification de l’expérience d’être parent d’un enfant polyhandicapé hébergé en établissement de longue durée pédiatrique. Sept entretiens semi-structurés individuels ont été réalisés avec le parent d’un enfant polyhandicapé hébergé dans un établissement pédiatrique de la grande région montréalaise. Afin d’adopter une vision systémique et contextuelle au domaine des sciences infirmières, l’approche systémique familiale selon le modèle de Calgary (Wright & Leahey, 2013) a été utilisée comme cadre de référence. Cette étude d’inspiration phénoménologique a permis de faire émerger trois thèmes quant au phénomène à l’étude, soit : a) héberger son enfant : une décision difficile à accepter, b) la signification de l’hébergement : une expérience tant positive que négative et c) la réappropriation du rôle de parent. Cette étude novatrice permet de fournir des résultats inédits sur l’expérience d’être parent d’un enfant gravement handicapé hébergé. Ils permettent aussi de mettre en évidence les sentiments des parents, leurs impressions et l’adaptation de leur rôle parental lorsque leur enfant est hébergé. Ces résultats pourront influencer ou guider les infirmières dans l’application quotidienne d’interventions familiales adaptées et personnalisées au besoin des parents vivant une situation semblable.

Les bases fragiles de la communication facilitée

La communication facilitée (CF), une méthode d'assistance impliquant une aide pour faciliter la composition de messages sur un clavier, passe souvent pour la solution privilégiée dans le cas des sujets dont la communication est entravée par de graves problèmes. Trente-cinq études empiriques destinées à valider cette approche sont ici analysées. Deux conclusions s'en dégagent : seuls 6% des sujets manifestent une réelle "capacité" à communiquer dans le cadre de la CF et plus l'échantillon est vaste, moins on constate de réussites; en fait les études impliquant 10 sujets et plus donnent un taux de réussite inférieur à 1%. Malgré ces résultats décevants, les tenants de la CF continuent d'en faire la promotion tout en les attribuant aux résistances des sujets en situation d'évaluation plutôt qu'aux limites de la méthode elle-même. Une telle attitude comporte des enjeux éthiques qui feront l'objet de la discussion. En conclusion, les auteurs font état d'une alternative à la CF pour des individus encore plus handicapés au niveau de la communication.

L'expérience d'être parent d'un enfant polyhandicapé hébergé.

L'hébergement d'un enfant polyhandicapé, c'est-à-dire un enfant présentant une association de déficience motrice et intellectuelle sévère et profonde, est existant au Québec et peu connu de la population. Jusqu’à maintenant, les savoirs sur l’hébergement pédiatrique et l’expérience des parents sont peu nombreux et ne permettent pas de guider le développement d’interventions infirmières adaptées aux besoins des parents. Pour pallier cette situation, une étude d’inspiration phénoménologique a été effectuée afin d’explorer la signification de l’expérience d’être parent d’un enfant polyhandicapé hébergé en établissement de longue durée pédiatrique. Sept entretiens semi-structurés individuels ont été réalisés avec le parent d’un enfant polyhandicapé hébergé dans un établissement pédiatrique de la grande région montréalaise. Afin d’adopter une vision systémique et contextuelle au domaine des sciences infirmières, l’approche systémique familiale selon le modèle de Calgary (Wright & Leahey, 2013) a été utilisée comme cadre de référence. Cette étude d’inspiration phénoménologique a permis de faire émerger trois thèmes quant au phénomène à l’étude, soit : a) héberger son enfant : une décision difficile à accepter, b) la signification de l’hébergement : une expérience tant positive que négative et c) la réappropriation du rôle de parent. Cette étude novatrice permet de fournir des résultats inédits sur l’expérience d’être parent d’un enfant gravement handicapé hébergé. Ils permettent aussi de mettre en évidence les sentiments des parents, leurs impressions et l’adaptation de leur rôle parental lorsque leur enfant est hébergé. Ces résultats pourront influencer ou guider les infirmières dans l’application quotidienne d’interventions familiales adaptées et personnalisées au besoin des parents vivant une situation semblable.

Les bases fragiles de la communication facilitée.

La communication facilitée (CF), une méthode d'assistance impliquant une aide pour faciliter la composition de messages sur un clavier, passe souvent pour la solution privilégiée dans le cas des sujets dont la communication est entravée par de graves problèmes. Trente-cinq études empiriques destinées à valider cette approche sont ici analysées. Deux conclusions s'en dégagent : seuls 6% des sujets manifestent une réelle "capacité" à communiquer dans le cadre de la CF et plus l'échantillon est vaste, moins on constate de réussites; en fait les études impliquant 10 sujets et plus donnent un taux de réussite inférieur à 1%. Malgré ces résultats décevants, les tenants de la CF continuent d'en faire la promotion tout en les attribuant aux résistances des sujets en situation d'évaluation plutôt qu'aux limites de la méthode elle-même. Une telle attitude comporte des enjeux éthiques qui feront l'objet de la discussion. En conclusion, les auteurs font état d'une alternative à la CF pour des individus encore plus handicapés au niveau de la communication.

Conference on neurological disorders and commercial drivers. Final report.

Federal Highway Administration, Office of Motor Carriers, Washington, D.C.

Americans with Disabilities Act. Challenges faced by transit agencies in complying with the Act's requirements. Report to congressional requesters.

Mode of access: Internet.

On the peculiar relevance of a fundamental dilemma of minimum-wage regulation in post-socialism – apropos of an international investigation

To the extent minimum-wage regulation is effective in fighting against excessive earnings handicaps of those at the lower end-tail of earnings distribution, it may have the side-effect of worsening their employment prospects. A demand-and-supply interpretation of data on the relative employment rate and earnings position of the least educated in the EU27 suggests that the resulting dilemma might be particularly relevant for minimum-wage policies in post-socialist countries.

Replacing Place In Marketing-Mix Strategy For Hospitality Services

In the conventional marketing mix, a focus on physical distribution handicaps the use of "place" in planning marketing strategy for hospitality services. To replace it, the article introduces a new group of variables called "performance," which focus instead on availability and accessibility. The author does not intend to offer detailed descriptions of specific variables but rather to suggest associations and relationships among issues and options in marketing hospitality services that may not previously have been recognized, and to address the diverse segments of the hospitality services industry in general, including lodging, food, beverage, private club, cruise ship, and travel-destination services.

Les éléments individuels et environnementaux qui favorisent la réinsertion socioprofessionnelle chez les personnes présentant un trouble mental grave

La recherche a pour objet la réinsertion socioprofessionnelle des personnes présentant un trouble mental grave. Elle vise à apporter une compréhension de leur cheminement de réinsertion sur le marché de l’emploi régulier, et ce, à partir des perspectives des acteurs concernés et à travers une prise en compte des contextes sociaux dans lesquels ils évoluent. Notre étude est guidée par trois objectifs : (1) identifier certains éléments sur les plans individuel et environnemental pouvant faciliter la réinsertion professionnelle des personnes présentant un trouble mental; (2) identifier certains obstacles sur les plans individuel et environnemental susceptibles de nuire à leur réinsertion en emploi; (3) mieux comprendre l’impact de la réinsertion professionnelle sur les sphères individuelles et sociales de ces individus et leurs perceptions quant à la réinsertion professionnelle. Le cadre conceptuel adopté s’appuie sur la notion/paradigme du rétablissement en santé mentale, ce dernier étant compris comme un processus multidimensionnel et non-linéaire. Notre démarche est qualitative et fondée sur des collectes réalisées à ÉquiTravail, un organisme de la ville de Québec ayant pour mission de favoriser l’intégration, la réintégration et le maintien sur le marché du travail de personnes aux prises avec un trouble mental. Des entrevues semi-dirigées individuelles auprès de quatre usagers, ainsi qu’un groupe de discussion focalisé avec quatre intervenants, ont été réalisés. Le matériel a été soumis à une analyse thématique des contenus. Nos résultats illustrent le fait que tant les composantes individuelles que les éléments de l’environnement et ceux relevant de l’interaction entre l’environnement et l’individu sont cruciaux dans les processus de réinsertion socioprofessionnelle. La réussite du processus d’insertion socioprofessionnelle ne repose pas uniquement sur la responsabilité individuelle, mais aussi sur l’interaction entre les composantes individuelles et les aspects de l’environnement gravitant autour de l’individu. Les implications de ces conclusions pour la recherche et la pratique sont également discutées.

Les différences et les similitudes au niveau du comportement de consommation des personnes à déficience motrice et des personnes sans aucune déficience au Québec

Cette étude rend compte de la surprise d'une étudiante qui s'est mise à lire sur les déficiences, les incapacités et les handicaps moteurs des personnes. L'étonnement vient du fait qu'entre 12 et 13% des québécois ont des limitations sur le plan de la mobilité, de l'agilité, de la vision, de l'audition, de la parole ou encore des habiletés intellectuelles. Un peu moins du tiers ont des incapacités classées comme graves, un tiers "moyennes" et un peu plus du tiers "légères" (Office des personnes handicapée du Québec, 1994-1995) Une autre surprise fut de constater le sous-développement de la recherche sur les personnes handicapées et en particulier sur la consommation des personnes à déficience motrice, et cela malgré l'importance et la pertinence du sujet. Le défi, c'est de se mettre à la tâche pour développer et expérimenter des stratégies de marketing spécialement conçues pour explorer le marché attrayant des personnes handicapées. Cette étude porte sur les similitudes et les différences entre les personnes à déficience motrice et les personnes sans incapacité quant aux orientations et aux comportements de consommation. Comme nous le verrons, les deux groupes qui ont été intégrés dans cette recherche sont semblables au regard des variables sociodémographiques, de l'importance accordée au magasinage et du degré de matérialisme. La présente étude examinera également les différences et les similitudes au niveau de plusieurs variables comme le degré d'innovation, l'influence sociale et le processus de décision. Les résultats de cette recherche montrent l'importance et la nécessité du sujet pour les chercheurs et les praticiens en marketing. Ces derniers oeuvrent dans un milieu compétitif qui a épuisé ses moyens de différenciation. Ils ont de plus en plus de difficulté à s'attirer de nouveaux clients à cause de la saturation des marchés. Les personnes à déficience motrice constituent un marché attrayant qui peut permettre aux magasins de se distinguer des autres en se créant une bonne image de marque grâce au caractère social de ce type de différenciation.

L'adulte handicapé mental et les relations hétérosexuelles : un essai de compréhension de ses besoins

Le domaine des relations hétérosexuelles chez les adultes handicapés mentaux occupe une place centrale dans le courant actuel de la normalisation. Les personnes handicapées mentales légères et moyennes principalement voient de plus en plus s'ouvrir à eux de nouvelles possibilités de vivre leur sexualité de façon harmonieuse. Les centres de service hors institution, tels les foyers de groupe, les appartements super visés et les ateliers protégés permettent â l'individu d'entrer en contact, de façon régulière, avec des personnes de sexe opposé. Bien souvent, toutefois, ces mêmes personnes seront mal à l'aise face à l'utilisation de ces nouvelles possibilités. Le caractère précaire de leur vécu amoureux sera en quelque sorte un appel pressant à l'action éducative. Cette action ne peut, par ailleurs, se concevoir sans une compréhension des possibilités, des besoins et des désirs de ces adultes de s'engager dans la vie amoureuse.

Diffusion de représentations d’itinéraires adaptées aux personnes à mobilité réduite selon les interfaces multimodales des appareils mobiles

L’accessibilité universelle est de nos jours très importante pour nos villes, car elle permet à toute personne, ayant des incapacités physiques ou non, de mener à bien ses activités socio-professionnelles. À travers le monde, plusieurs projets ont vu le jour comme AXS Map à New York ou AccesSIG en France. Au Canada, un projet multidisciplinaire nommé MobiliSIG ayant pour lieu d’expérimentation la ville de Québec a vu le jour en 2013. L’objectif du projet MobiliSIG est de concevoir et développer une application multimodale d’assistance au déplacement des personnes à mobilité réduite. Ce projet se concentre principalement sur la constitution d’une base de données d’accessibilité se référant au modèle PPH (Processus de Production du Handicap). Nos travaux visent à définir la diffusion d’itinéraires adaptés, adaptables et adaptatifs liés à des contextes multi-utilisateurs, multiplateformes, multimodaux (interfaces et transports) et multi-environnements. Après une revue de littérature et afin d’identifier et définir les besoins liés à cette diffusion des données de navigation, nous nous sommes attelés à la description de plusieurs scénarios pour mieux comprendre les besoins des utilisateurs : planification d’un déplacement et navigation dans le milieu urbain ; parcours multimodal ; recherche d’un point d’intérêt (toilettes accessibles). Cette démarche nous a permis également d’identifier les modes de communication et représentations souhaitées de l’itinéraire (carte, texte, image, parole, …) et de proposer une approche basée sur la transformation de l’itinéraire reçu de la base de données d’accessibilité. Cette transformation est effectuée en tenant compte des préférences de l’utilisateur, de son appareil et de son environnement. La diffusion de l’itinéraire se fait ensuite par un service web de diffusion conçu selon le standard du W3C sur les architectures multimodales (MMI) en combinaison avec le concept de la plasticité des interfaces. Le prototype développé a permis d’avoir comme résultat un système qui diffuse de façon générique l’information de navigation adaptée, adaptable et adaptative à l’utilisateur, à son appareil et à son environnement.