基于Nios-Ⅱ用于加速器监控系统的通用型可重配置嵌入式微控制器

FPGA and dedicated micro-controller chips are widely used in HIRFL-CSR monitor and control systems.This paper discusses the characteristics of HIRFL-CSR s dedicated micro-controllers and it s requirement for micro-controllers. Using programmable technology and Nios-Ⅱ processor,we have designed and implemented a reconfigurable embedded micro(controller in altera cycloneⅡ2c35f484 FPGA. The micro-controller which has low hardware cost and 185 MHz maximum operating frequency can replace the dedicated micro-cont...中文文摘：讨论并参考了冷却储存环目前使用的专用微控制器的特点和其对微控制器的需求,采用可编程技术和Nios-Ⅱ处理器,在altera-cycloneII2c35f484芯片内实现可重构微控制器。该微控制器硬件资源消耗少,最大工作频率可达185MHz,可代替目前在监控系统中大量使用的专用微控制器芯片,减小硬件设计复杂度、节约成本。

应用于同步加速器时序控制的片上可编程系统的设计

同步加速器对控制信号的时间约束要求非常严格,时序控制是加速器控制系统中十分重要的环节。在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构。本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片。其最高工作频率可达185 MHz,硬件资源消耗不到4%。片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景。