用于核反应测量的脉冲波形数字甄别系统设计方案

针对核物理实验对核反应测量脉冲波形甄别系统的性能要求,提出了基于多片高速A/D和高端FPGA的数字化脉冲波形甄别系统设计方案。高速A/D完成对探测器输出波形信号的数字化,而后通过可编程的方式在FPGA内部采用先进的数字信号处理算法完成对信号的甄别,可以解决模拟电子线路对超大信号难以处理的问题,进而对探测器输出不同粒子特征进行准确提取,实现准确实时地触发高速数据采集主板系统。

同步加速器高频系统前端控制器改进设计；Improvement Design of RF Front-end Controller for Synchrotron RF System

介绍了在CSR同步加速器高频控制系统改进项目中,高频前端控制器的改进设计。根据系统改进的具体要求,采用DSP+FPGA双电路板的体系结构,对高频前端控制器各个部分做了详细的设计,并给出了具体的资源消耗结果和设计图。

基于P2P技术的CSRe冷却装置控制系统设计；Design of Control System for CSRe Cooling Equipment Based on P2P Technology

HIRFL-CSR工程对CSRe冷却装置电子冷却部分的控制系统在实时性和可靠性方面提出了非常高的要求。电子冷却工作环境复杂,各种干扰难以预测。从电子冷却的控制系统改进出发,以实现电子冷却的自动调束为目标,以高端FPGA和ARM嵌入式系统为基础,采用P2P通讯技术和神经元网络算法来实现对电子冷却的自动控制。该控制系统对电子冷却控制的完善提供了先进的硬件平台和软件实现方案。

HIRFL-CSR电源数字控制系统硬件平台设计

论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)磁铁电源控制系统的数字控制系统硬件平台设计。该系统基于1mmBGA封装的ALTER corporation的cycloneⅢFPGA芯片,嵌入运行数字调节器软件算法,满足了针对具体被控对象参数要求的调节控制。用ARM(Advanced RISC Machines)作调节控制系统的核心处理器,完成系统的多线程任务处理;同时嵌入千兆光纤接口,实现外接DSP板处理数据的直接传输,提高了系统的实时性。该硬件平台实现了HIRFL-CSR电源系统的稳定、可靠和实时控制。

HIRFL-CSR Kicker电源控制器的设计

在HIRFL-CSR（兰州重离子冷却储存环）电源控制系统中，Kicker电源需要控制器提供高压充电电压基准电压信号和触发信号,采集基准电压信号，将电源充电电压与期望值进行比较，如果有偏差，则进行修正，使实际值与期望值一致。为Kicker电源设计的电源控制器采用DSP作为处理器，采用串行DAC为电源提供基准电压波形，基准电压信号回读用并行ADC来完成。论文首先简要介绍了Kicker电源系统，根据控制器的设计要求，选用TI公司的TMS320VC5402芯片，给出了控制器的总体设计。其次，具体介绍了TMS320VC5402的结构、外围设备，给出了电路设 计原理图，以及与存储器连接电路图，并分别介绍了硬件系统各个部分的电路设计以及FPGA部分设计。再次，介绍了DSP编程环境CCS，给出了FLASH擦写过程以及二次下载原理，并详细论述了基准电压信号发送的编写，并对回读的基准电压信号进行了滤波处理。最后，对电源控制器的设计进行了总结。论文完成了Kicker磁铁电源控制器的硬件设计和底层软件设计，为以后在该硬件平台上下一步工作打下了坚实的基础

CSRm高频系统控制器

HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程，其控制系统是一个庞大的系统，由许多分控制系统组成，高频系统是其重要组成部分之一。加速器的加速过程都是由高频系统来完成的。由于高频控制系统的控制对象就是高频腔体，控制系统的稳定性和输出频率的精确性将直接影响到加速器系统的正常工作，而对于高频系统的状态回读又直接决定了对于高频系统的远程监控能力，所以高频控制系统的设计非常重要。本设计基于现场可编程逻辑门阵列FPGA和数字信号专用处理器DSP搭建， 一方面可以完成从控制中心远程控制高频腔体，另一方面也可以完成对于当前状态的读取，所经过的通道也是多样化的，包括CPCI总线通信，CANBUS总线通信或者是485总线通信。本文的内容包括了1>对于高频控制系统控制对象的分析以及各种控制参数要求。2>组成此系统的硬件部分分析选择以及硬件系统的搭建过程。3>对FPGA和DSP进行程序设计的过程和方法。本文的价值不仅在于对高频系统的控制上，对于其他数据采集系统，远程控制系统以及总线通信和数据分析算法上也有着参考价值

CSR电源调节器硬件平台设计

HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程，其控制系统是一个庞大的系统，由许多分控制系统组成，磁场电源控制系统是CSR控制系统中很重要的一部分。加速器运行的所有过程都为电源所控制，所以我们的控制系统的直接控制对象就是磁场电源。为了保证CSR正常运行，控制过程波形的跟踪精度、速度和稳定度，是数字电源调节器的关键所在。电源控制系统以嵌入式处理器ARM、现场可编程门阵列FPGA为核心，实现了远程数据采集、网络通讯和自动控制等功能。本系统可以进行现场监控与调试，也可以通过集成的100Mbps以太网接口电路进行远程监测与控制，CSR上各处输出电压值和电源运行状态自动传送到中央控制中心，中控中心也可以发送命令查询当前电源设备状态和各种读数。本文主要介绍了基于ARM和FPGA的嵌入式电源控制系统的设计与实现。内容主要包括：(1)系统各部分硬件电路设计与电源控制功能实现 ，硬件系统调试 。(2)装载嵌入式Linux操作系统，测试平台接口信号，通过FPGA生成多路数字PWM波形。本文目的是解决CSR电源控制系统问题，但对于许多远程数据采集与控制等问题的解决有重要参考价值

基于嵌入式Linux系统的数字调节器

数字调节器这种控制策略广泛应用于兰州重离子加速器冷却储存环（HIRFL-CSR）电源控制系统及其他工业控制场合，它采用高速微处理器芯片和现场可编程门阵列，对电源的各项性能参数进行精确运算，以控制电源工作总过程。本论文的重点，是数字调节器上基于ARM9处理器和嵌入式Linux操作系统的嵌入式相关技术。论文深入剖析了AT91RM9200处理器和嵌入式Linux的体系结构，给出了引导装入程序Bootloader和Linux内核的启动分析以及移植到硬件平台的整个过程。实现了常见的嵌入式文件系统的移植，以及操作系统外部设备的FPGA驱动。最后通过图形用户接口的应用实现了数字调节器的基本功能

CSR数字高频分析系统的同步采样器HDL设计

本文主要阐述了CSR数字高频分析系统的同步采样器的研究、设计和实现，该分析系统是基于软件无线电技术构建的。 本文的创新点主要在于提出了一种很好的正交同步欠采样方法，这种基于软件无线电原理的I、Q两路正交同步的采样方法，主要利用了平方律部件、一阶环路滤波器和NCO来对I、Q两路采样触发脉冲上升沿的时间差进行闭环控制，从而实现对高频信号的数据采集和处理。这种方法降低了对AD芯片采样速率要求，同时也为后续的基带信号处理提供了方便。 在整个同步采样系统的实现过程中我采用了功能强大的Matlab7.0作为通信算法的仿真平台，选用了AD6645、StratixIIEP2S60和DSP6416作为主要的硬件平台，并在SynaptiCAD和ModelSim中做出了FPGA的HDL程序设计及波形实现

重离子治癌装置的束流位置控制系统

近代物理所依托兰州重离子冷却储存环（HIRFL-CSR）开展重离子治癌研究。在重离子治癌过程中，需要对束流位置十分精确的控制。本文实现了精确控制重离子束对肿瘤实现三维适形扫描。 对肿瘤切片方向定位采用主动磁扫描方式，通过控制X、Y 扫描铁电源实现束流对肿瘤一层切片中各点的扫描，在治疗过程中需要实现位置变化与辐照剂量的联动。为满足束流位置切换时扫描铁电源的阶跃响应过程，采用了一种新的加速器电源控制方式，通过控制频率变化实现扫描铁电源阶跃响应过程。该方法具有精度高、参数少、响应速度快和实时性好的特点。本文提出了扫描铁电源电压控制的数学模型和实现结构，通过FPGA+DSP+DDS的硬件平台实现该电源控制方法。最终完成了对扫描铁电源高精度的控制。 肿瘤深度方向定位实质上是重离子束流Bragg峰的定位。Bragg峰与束流能量的关系要求重离子束在不同能量间切换，因而需要加速器实现变能加速。本文设计完成了适应变能加速的高频控制器，介绍了高频控制器实现方法，从而满足不同深度肿瘤切片对束流能量的要求。 核心及创新点：(1)实现重离子治癌过程中束流位置和剂量的联动; (2)基于频率调节的扫描铁电源控制器; (3)满足变能加速的高频控制器 从现场的测试和应用结果表明位置控制系统达到了设计要求

CSR控制系统的大规模多级分布式数据交互系统

CSR控制系统是一个庞大的网络分布式控制系统,它是由许多子系统组成。大规模多级分布式数据交互系统是CSR控制系统中的核心。它是实现CSR束流多能量级连调的核心，它涉及整个CSR控制系统的数据传输以及数据结构定义。大规模多级分布式数据交互系统的开发是基于螺旋模型，采用螺旋模型进行开发能最优实现CSR控制系统的需求以及各开发阶段具有很大的设计灵活性。该大规模多级分布式数据交互系统完全实现了采集数据的上行和控制数据的下行，系统通过网页实现对控制数据的录入以及对采集数据的实时显示。CSR所有数据都存储于Oracle数据库系统，数据库系统是一个三级分布式数据库系统，这样能均衡各前端服务器的资源与性能。前端服务器COM组件通过TCP/IP与ARM控制器和多功能控制器进行数据上行下行的数据交互，以及通过PCI 接口实现与各FPGA板卡进行数据交互。 论文论述了对大规模多级分布式数据交互系统、网页系统、Oracle数据库系统、COM组件库、PCI驱动程序以及各软件系统的设计实现。对大规模多级分布式数据交互系统主要从系统的结构、各级硬件设计和各级软件系统的设计这几个方面进行论述；网页系统主要描述了该系统是基于MVC框架模型的开发设计并介绍了JavaBean与Oracle数据库系统的数据交互；Oracle数据库系统主要从二级Oracle数据库的自动实时更新，和各触发器系统这几方面进行论述；又从各COM接口的功能方法进行对COM组件库的全面论述；PCI驱动程序的设计开发是与各FPGA板卡的数据交互的必须条件。大规模多级分布式数据交互系统的软件开发都采用了螺旋模型对其进行开发。本文的工作是CSR控制系统中的核心部分，具有重要的意义，同时也给同行研究工作者提供了重要的参考。 本文核心及创新点：1、创造性地提出了大规模多级分布式数据交互系统软件工程。2、三级分布式数据库系统的自动实时更新。3、采用web+Oracle+COM+PCI+ARM+FPGA+DSP的多级数据传输。4、设计并实现虚拟加速器。 从现场调试运行和验收的情况来看，大规模多级分布式数据交互系统不论从结构设计，还是软硬件设计开发都达到了设计要求

CSR事例同步系统

CSR控制系统是一个大型的基于Web的多层分布式控制系统，整个控制系统要在事例同步系统的指挥下在合适的时间作合适的事。CSR事例同步系统是CSR控制系统的最高指令单元和定时单元，它是加速器运行的基础和核心。我们自主设计研发的CSR事例同步系统是以事例为核心的末端定时同步系统。事例由同步服务器发出，被设备控制执行系统接收，相关数据信息被存储在数据库中。依据物理实验要求，编排好运行周期事例序列，事例间的时间间隔经过严格测算，同时所有设备控制执行系统建立本地事例表和对应的延时值。当周期启动的事例被发出，所有系统进行时间校准，将各自的频率和相位调整到所需要的位置。随后这个事例序列被同步服务器依次发出，设备控制执行系统在事例指令到来时解译事例编码，如果事例符合，则在符合事例对应的延时时间后开始执行事例编码指定的动作。在运行周期内，同步服务器只发事例序列，不接受任何反馈。数据和信号沿数据上行树和数据下行树在数据库系统和设备控制执行系统间传输。系统同步运行过程被精确到纳秒级，从而实现CSR的同步控制。本文对事例同步系统的总体结构和具体实现作了详细论述，详细分析了CSR周期，重点介绍了同步服务器的工作原理和实现方法。对事例同步系统的事例产生、事例发射、事例接收、事例解译和IOC等各重要部件的原理及软硬件设计做了系统论述，并给出现场及试验平台的测试结果。同时给出了几个CSR事例同步系统的成功应用实例。通过现场测试与分析，本系统完全能够满足HIRFL-CSR大科学工程对同步控制系统的要求。本文的创新点主要有，在加速器控制领域：（1）利用高速FPGA数字技术实现事例同步系统的核心模块；（2）采用先进的ARM+DSP+FPGA的嵌入式控制方式实现了事例同步IOC

CSR束流快引出控制系统研究与实现

HIRFL—CSR（兰州重离子冷却储存环）控制系统由许多子控制系统组成，磁场电源控制系统是其重要的组成部分。为实现将加速后的束流引出到实验环和外靶实验终端，需要设计一套完善的束流快引出电源控制系统。我们利用自行研制的高实时性DSP控制器，并结合先进的ARM嵌入式网络技术，构建了一个基于以太网技术的分布式电源控制系统。对于整个控制系统，本文从分布式系统总体结构，I/O部件硬件构成和软件系统编程，同步时序系统的原理与具体实现等多个方面进行论述，最后给出在试验平台和现场的测试结果。通过现场测试与分析，本系统完全满足了HIRFL-CSR大科学工程对控制系统的要求。本控制系统的技术难点为：对束团位置的精确定位和对分布式控制系统中各I/O部件的操作同步。主要技术创新有：在加速器控制领域采用先进的ARM+DSP的嵌入式控制方式；利用高速FPGA数字技术实现Kicker的定时触发

SDRAM控制器的设计及其在CSR控制系统中的应用

在国家重大科学工程HIRFL-CSR的控制系统中，高速数据获取单元或非线性过程控制器常用到数据缓冲存储器。采用集成度高、功耗低、可靠性高、处理能力强的同步动态随机存储器SDRAM，是最好的选择。但是，与速度快、控制简单的SRAM相比，SDRAM存储器有复杂的时序要求，需要定时刷新，为此，必须设计SDRAM控制器。为了降低系统成本，采用FPGA技术，并使用VHDL语言设计和实现SDRAM控制器。论文首先介绍了存储器的结构和原理，SDRAM控制器的结构和组成，FPGA技术及其配置方法和VHDL语言的基本概念。随后详细介绍了SDRAM控制器基本结构的建立、符合PC133规范的硬件设计方案和软件的实现。其次，介绍了串口和SDRAM控制器的设计开发平台，并实现对SDRAM存储器的数据读写和刷新。另外，还介绍了与计算机进行串口通信的设计。 最后，介绍了利用FPGA实现DSP与SDRAM的接口电路设计及其在HIRFL-CsR控制系统中的应用。整个论文的工作完成了CSR控制系统中SDRAM控制器的硬件设计和VHDL程序编制、调试。为以后开发和实现控制系统的高速数据获取提供了一个原型。

高性能全流水线可控参数JPEG-LS编码器实现

提出了一种高性能的JPEG-LS无损/近无损图像压缩算法VLSI实现结构.通过对JPEG-LS算法瓶颈的分析,针对算法中不利于流水线实现的场景缓存部分,采用了一种信号量集机制避免流水线等待.全流水线结构保证了算法实现可以满足高速图像传感器系统的吞吐量需求.同时通过高度参数化的设计,系统可以动态调整和优化算法参数,使压缩效果和效率适应不同的运行环境.算法在FPGA平台通过验证,并得到了接近甚至超过其他A-SIC实现的性能.