La evaluación de la competencia comunicativa específica en el ámbito de la ingeniería y la arquitectura

La progresiva internacionalización de las universidades españolas convierte a estas organizaciones en escenarios plurilingües. El español convive en ellos con otras lenguas, en especial el inglés, como vehículo de acceso y transmisión de conocimiento especializado. Esto requiere un proceso de alfabetización académica en lengua extranjera que tendrían que asumir las universidades de acogida, con objeto de preservar a los alumnos de los fracasos en los programas internacionales. Por el momento, en España, los programas de grado o de posgrado no establecen filtros con umbrales lingüísticos mínimos de acceso, a excepción de algunas universidades que se limitan a requerir certificados de grado de dominio del español general. No existen exámenes públicos de ingreso, o exámenes propios de postadmisión, que evalúen la habilidad lingüística comunicativa en contextos académicos. En este trabajo, se parte de la hipótesis de que los exámenes que certifican un grado de dominio de español general no sirven al propósito de discriminar a los alumnos capaces de seguir con éxito los programas de las universidades. Para verificarla, se desarrolla una prueba de examen específica que mida la capacidad de emplear el español en contextos académicos. La prueba se centra en las tareas que se revelan, en una primera fase exploratoria de la investigación, como más necesarias en lo que se refiere al uso del español como lengua vehicular: las clases magistrales. Una vez pilotada, se administró junto con otras destinadas a evaluar el grado de dominio de la lengua en contextos generales. Los resultados obtenidos del contraste de estas mediciones y de diversos análisis de los datos arrojan evidencias de que este tipo de prueba mide un constructo específico: la habilidad de uso del español en contextos académicos. ABSTRACT The progressive internationalization of Spanish universities has transformed these organizations into plurilingual scenarios. Spanish lives in them sharing the stage with other languages, especially English, as a means of access and transmission of expert knowledge. This requires a process of academic literacy in foreign language that host universities should assume, in order to safeguard students from failures in international programs. At the moment, in Spain, undergraduate or graduate programs do not set filters with minimum language requirements to gain access, except for some universities that merely require certificates of general Spanish. There are no Spanish language public admission exams, or post-enrollment tests of their own, to assess the communicative language ability of foreign students in academic contexts. In this dissertation, we start from the hypothesis that those tests that certify the student degree of mastery of the Spanish language do not serve the purpose of discriminating against students capable of successfully pursuing university programs. To prove it, a specific test that measures the ability to use Spanish in academic contexts was developed. This language test focused on the tasks associated with the most common genre, which revealed prominent in a first exploratory phase of the investigation, related to the use of Spanish as a means of instruction: university lectures. Once piloted, the test was administered along with others designed to assess the degree of mastery of the language in general contexts. Contrast results of these measurements and various analyzes of the data showed evidence that this type of test measures a specific construct: the ability to use Spanish in academic contexts.

Parametric and structural self-adaptation of embedded systems using evolvable hardware

Los sistemas empotrados han sido concebidos tradicionalmente como sistemas de procesamiento específicos que realizan una tarea fija durante toda su vida útil. Para cumplir con requisitos estrictos de coste, tamaño y peso, el equipo de diseño debe optimizar su funcionamiento para condiciones muy específicas. Sin embargo, la demanda de mayor versatilidad, un funcionamiento más inteligente y, en definitiva, una mayor capacidad de procesamiento comenzaron a chocar con estas limitaciones, agravado por la incertidumbre asociada a entornos de operación cada vez más dinámicos donde comenzaban a ser desplegados progresivamente. Esto trajo como resultado una necesidad creciente de que los sistemas pudieran responder por si solos a eventos inesperados en tiempo diseño tales como: cambios en las características de los datos de entrada y el entorno del sistema en general; cambios en la propia plataforma de cómputo, por ejemplo debido a fallos o defectos de fabricación; y cambios en las propias especificaciones funcionales causados por unos objetivos del sistema dinámicos y cambiantes. Como consecuencia, la complejidad del sistema aumenta, pero a cambio se habilita progresivamente una capacidad de adaptación autónoma sin intervención humana a lo largo de la vida útil, permitiendo que tomen sus propias decisiones en tiempo de ejecución. Éstos sistemas se conocen, en general, como sistemas auto-adaptativos y tienen, entre otras características, las de auto-configuración, auto-optimización y auto-reparación. Típicamente, la parte soft de un sistema es mayoritariamente la única utilizada para proporcionar algunas capacidades de adaptación a un sistema. Sin embargo, la proporción rendimiento/potencia en dispositivos software como microprocesadores en muchas ocasiones no es adecuada para sistemas empotrados. En este escenario, el aumento resultante en la complejidad de las aplicaciones está siendo abordado parcialmente mediante un aumento en la complejidad de los dispositivos en forma de multi/many-cores; pero desafortunadamente, esto hace que el consumo de potencia también aumente. Además, la mejora en metodologías de diseño no ha sido acorde como para poder utilizar toda la capacidad de cómputo disponible proporcionada por los núcleos. Por todo ello, no se están satisfaciendo adecuadamente las demandas de cómputo que imponen las nuevas aplicaciones. La solución tradicional para mejorar la proporción rendimiento/potencia ha sido el cambio a unas especificaciones hardware, principalmente usando ASICs. Sin embargo, los costes de un ASIC son altamente prohibitivos excepto en algunos casos de producción en masa y además la naturaleza estática de su estructura complica la solución a las necesidades de adaptación. Los avances en tecnologías de fabricación han hecho que la FPGA, una vez lenta y pequeña, usada como glue logic en sistemas mayores, haya crecido hasta convertirse en un dispositivo de cómputo reconfigurable de gran potencia, con una cantidad enorme de recursos lógicos computacionales y cores hardware empotrados de procesamiento de señal y de propósito general. Sus capacidades de reconfiguración han permitido combinar la flexibilidad propia del software con el rendimiento del procesamiento en hardware, lo que tiene la potencialidad de provocar un cambio de paradigma en arquitectura de computadores, pues el hardware no puede ya ser considerado más como estático. El motivo es que como en el caso de las FPGAs basadas en tecnología SRAM, la reconfiguración parcial dinámica (DPR, Dynamic Partial Reconfiguration) es posible. Esto significa que se puede modificar (reconfigurar) un subconjunto de los recursos computacionales en tiempo de ejecución mientras el resto permanecen activos. Además, este proceso de reconfiguración puede ser ejecutado internamente por el propio dispositivo. El avance tecnológico en dispositivos hardware reconfigurables se encuentra recogido bajo el campo conocido como Computación Reconfigurable (RC, Reconfigurable Computing). Uno de los campos de aplicación más exóticos y menos convencionales que ha posibilitado la computación reconfigurable es el conocido como Hardware Evolutivo (EHW, Evolvable Hardware), en el cual se encuentra enmarcada esta tesis. La idea principal del concepto consiste en convertir hardware que es adaptable a través de reconfiguración en una entidad evolutiva sujeta a las fuerzas de un proceso evolutivo inspirado en el de las especies biológicas naturales, que guía la dirección del cambio. Es una aplicación más del campo de la Computación Evolutiva (EC, Evolutionary Computation), que comprende una serie de algoritmos de optimización global conocidos como Algoritmos Evolutivos (EA, Evolutionary Algorithms), y que son considerados como algoritmos universales de resolución de problemas. En analogía al proceso biológico de la evolución, en el hardware evolutivo el sujeto de la evolución es una población de circuitos que intenta adaptarse a su entorno mediante una adecuación progresiva generación tras generación. Los individuos pasan a ser configuraciones de circuitos en forma de bitstreams caracterizados por descripciones de circuitos reconfigurables. Seleccionando aquellos que se comportan mejor, es decir, que tienen una mejor adecuación (o fitness) después de ser evaluados, y usándolos como padres de la siguiente generación, el algoritmo evolutivo crea una nueva población hija usando operadores genéticos como la mutación y la recombinación. Según se van sucediendo generaciones, se espera que la población en conjunto se aproxime a la solución óptima al problema de encontrar una configuración del circuito adecuada que satisfaga las especificaciones. El estado de la tecnología de reconfiguración después de que la familia de FPGAs XC6200 de Xilinx fuera retirada y reemplazada por las familias Virtex a finales de los 90, supuso un gran obstáculo para el avance en hardware evolutivo; formatos de bitstream cerrados (no conocidos públicamente); dependencia de herramientas del fabricante con soporte limitado de DPR; una velocidad de reconfiguración lenta; y el hecho de que modificaciones aleatorias del bitstream pudieran resultar peligrosas para la integridad del dispositivo, son algunas de estas razones. Sin embargo, una propuesta a principios de los años 2000 permitió mantener la investigación en el campo mientras la tecnología de DPR continuaba madurando, el Circuito Virtual Reconfigurable (VRC, Virtual Reconfigurable Circuit). En esencia, un VRC en una FPGA es una capa virtual que actúa como un circuito reconfigurable de aplicación específica sobre la estructura nativa de la FPGA que reduce la complejidad del proceso reconfiguración y aumenta su velocidad (comparada con la reconfiguración nativa). Es un array de nodos computacionales especificados usando descripciones HDL estándar que define recursos reconfigurables ad-hoc: multiplexores de rutado y un conjunto de elementos de procesamiento configurables, cada uno de los cuales tiene implementadas todas las funciones requeridas, que pueden seleccionarse a través de multiplexores tal y como ocurre en una ALU de un microprocesador. Un registro grande actúa como memoria de configuración, por lo que la reconfiguración del VRC es muy rápida ya que tan sólo implica la escritura de este registro, el cual controla las señales de selección del conjunto de multiplexores. Sin embargo, esta capa virtual provoca: un incremento de área debido a la implementación simultánea de cada función en cada nodo del array más los multiplexores y un aumento del retardo debido a los multiplexores, reduciendo la frecuencia de funcionamiento máxima. La naturaleza del hardware evolutivo, capaz de optimizar su propio comportamiento computacional, le convierten en un buen candidato para avanzar en la investigación sobre sistemas auto-adaptativos. Combinar un sustrato de cómputo auto-reconfigurable capaz de ser modificado dinámicamente en tiempo de ejecución con un algoritmo empotrado que proporcione una dirección de cambio, puede ayudar a satisfacer los requisitos de adaptación autónoma de sistemas empotrados basados en FPGA. La propuesta principal de esta tesis está por tanto dirigida a contribuir a la auto-adaptación del hardware de procesamiento de sistemas empotrados basados en FPGA mediante hardware evolutivo. Esto se ha abordado considerando que el comportamiento computacional de un sistema puede ser modificado cambiando cualquiera de sus dos partes constitutivas: una estructura hard subyacente y un conjunto de parámetros soft. De esta distinción, se derivan dos lineas de trabajo. Por un lado, auto-adaptación paramétrica, y por otro auto-adaptación estructural. El objetivo perseguido en el caso de la auto-adaptación paramétrica es la implementación de técnicas de optimización evolutiva complejas en sistemas empotrados con recursos limitados para la adaptación paramétrica online de circuitos de procesamiento de señal. La aplicación seleccionada como prueba de concepto es la optimización para tipos muy específicos de imágenes de los coeficientes de los filtros de transformadas wavelet discretas (DWT, DiscreteWavelet Transform), orientada a la compresión de imágenes. Por tanto, el objetivo requerido de la evolución es una compresión adaptativa y más eficiente comparada con los procedimientos estándar. El principal reto radica en reducir la necesidad de recursos de supercomputación para el proceso de optimización propuesto en trabajos previos, de modo que se adecúe para la ejecución en sistemas empotrados. En cuanto a la auto-adaptación estructural, el objetivo de la tesis es la implementación de circuitos auto-adaptativos en sistemas evolutivos basados en FPGA mediante un uso eficiente de sus capacidades de reconfiguración nativas. En este caso, la prueba de concepto es la evolución de tareas de procesamiento de imagen tales como el filtrado de tipos desconocidos y cambiantes de ruido y la detección de bordes en la imagen. En general, el objetivo es la evolución en tiempo de ejecución de tareas de procesamiento de imagen desconocidas en tiempo de diseño (dentro de un cierto grado de complejidad). En este caso, el objetivo de la propuesta es la incorporación de DPR en EHW para evolucionar la arquitectura de un array sistólico adaptable mediante reconfiguración cuya capacidad de evolución no había sido estudiada previamente. Para conseguir los dos objetivos mencionados, esta tesis propone originalmente una plataforma evolutiva que integra un motor de adaptación (AE, Adaptation Engine), un motor de reconfiguración (RE, Reconfiguration Engine) y un motor computacional (CE, Computing Engine) adaptable. El el caso de adaptación paramétrica, la plataforma propuesta está caracterizada por: • un CE caracterizado por un núcleo de procesamiento hardware de DWT adaptable mediante registros reconfigurables que contienen los coeficientes de los filtros wavelet • un algoritmo evolutivo como AE que busca filtros wavelet candidatos a través de un proceso de optimización paramétrica desarrollado específicamente para sistemas caracterizados por recursos de procesamiento limitados • un nuevo operador de mutación simplificado para el algoritmo evolutivo utilizado, que junto con un mecanismo de evaluación rápida de filtros wavelet candidatos derivado de la literatura actual, asegura la viabilidad de la búsqueda evolutiva asociada a la adaptación de wavelets. En el caso de adaptación estructural, la plataforma propuesta toma la forma de: • un CE basado en una plantilla de array sistólico reconfigurable de 2 dimensiones compuesto de nodos de procesamiento reconfigurables • un algoritmo evolutivo como AE que busca configuraciones candidatas del array usando un conjunto de funcionalidades de procesamiento para los nodos disponible en una biblioteca accesible en tiempo de ejecución • un RE hardware que explota la capacidad de reconfiguración nativa de las FPGAs haciendo un uso eficiente de los recursos reconfigurables del dispositivo para cambiar el comportamiento del CE en tiempo de ejecución • una biblioteca de elementos de procesamiento reconfigurables caracterizada por bitstreams parciales independientes de la posición, usados como el conjunto de configuraciones disponibles para los nodos de procesamiento del array Las contribuciones principales de esta tesis se pueden resumir en la siguiente lista: • Una plataforma evolutiva basada en FPGA para la auto-adaptación paramétrica y estructural de sistemas empotrados compuesta por un motor computacional (CE), un motor de adaptación (AE) evolutivo y un motor de reconfiguración (RE). Esta plataforma se ha desarrollado y particularizado para los casos de auto-adaptación paramétrica y estructural. • En cuanto a la auto-adaptación paramétrica, las contribuciones principales son: – Un motor computacional adaptable mediante registros que permite la adaptación paramétrica de los coeficientes de una implementación hardware adaptativa de un núcleo de DWT. – Un motor de adaptación basado en un algoritmo evolutivo desarrollado específicamente para optimización numérica, aplicada a los coeficientes de filtros wavelet en sistemas empotrados con recursos limitados. – Un núcleo IP de DWT auto-adaptativo en tiempo de ejecución para sistemas empotrados que permite la optimización online del rendimiento de la transformada para compresión de imágenes en entornos específicos de despliegue, caracterizados por tipos diferentes de señal de entrada. – Un modelo software y una implementación hardware de una herramienta para la construcción evolutiva automática de transformadas wavelet específicas. • Por último, en cuanto a la auto-adaptación estructural, las contribuciones principales son: – Un motor computacional adaptable mediante reconfiguración nativa de FPGAs caracterizado por una plantilla de array sistólico en dos dimensiones de nodos de procesamiento reconfigurables. Es posible mapear diferentes tareas de cómputo en el array usando una biblioteca de elementos sencillos de procesamiento reconfigurables. – Definición de una biblioteca de elementos de procesamiento apropiada para la síntesis autónoma en tiempo de ejecución de diferentes tareas de procesamiento de imagen. – Incorporación eficiente de la reconfiguración parcial dinámica (DPR) en sistemas de hardware evolutivo, superando los principales inconvenientes de propuestas previas como los circuitos reconfigurables virtuales (VRCs). En este trabajo también se comparan originalmente los detalles de implementación de ambas propuestas. – Una plataforma tolerante a fallos, auto-curativa, que permite la recuperación funcional online en entornos peligrosos. La plataforma ha sido caracterizada desde una perspectiva de tolerancia a fallos: se proponen modelos de fallo a nivel de CLB y de elemento de procesamiento, y usando el motor de reconfiguración, se hace un análisis sistemático de fallos para un fallo en cada elemento de procesamiento y para dos fallos acumulados. – Una plataforma con calidad de filtrado dinámica que permite la adaptación online a tipos de ruido diferentes y diferentes comportamientos computacionales teniendo en cuenta los recursos de procesamiento disponibles. Por un lado, se evolucionan filtros con comportamientos no destructivos, que permiten esquemas de filtrado en cascada escalables; y por otro, también se evolucionan filtros escalables teniendo en cuenta requisitos computacionales de filtrado cambiantes dinámicamente. Este documento está organizado en cuatro partes y nueve capítulos. La primera parte contiene el capítulo 1, una introducción y motivación sobre este trabajo de tesis. A continuación, el marco de referencia en el que se enmarca esta tesis se analiza en la segunda parte: el capítulo 2 contiene una introducción a los conceptos de auto-adaptación y computación autonómica (autonomic computing) como un campo de investigación más general que el muy específico de este trabajo; el capítulo 3 introduce la computación evolutiva como la técnica para dirigir la adaptación; el capítulo 4 analiza las plataformas de computación reconfigurables como la tecnología para albergar hardware auto-adaptativo; y finalmente, el capítulo 5 define, clasifica y hace un sondeo del campo del hardware evolutivo. Seguidamente, la tercera parte de este trabajo contiene la propuesta, desarrollo y resultados obtenidos: mientras que el capítulo 6 contiene una declaración de los objetivos de la tesis y la descripción de la propuesta en su conjunto, los capítulos 7 y 8 abordan la auto-adaptación paramétrica y estructural, respectivamente. Finalmente, el capítulo 9 de la parte 4 concluye el trabajo y describe caminos de investigación futuros. ABSTRACT Embedded systems have traditionally been conceived to be specific-purpose computers with one, fixed computational task for their whole lifetime. Stringent requirements in terms of cost, size and weight forced designers to highly optimise their operation for very specific conditions. However, demands for versatility, more intelligent behaviour and, in summary, an increased computing capability began to clash with these limitations, intensified by the uncertainty associated to the more dynamic operating environments where they were progressively being deployed. This brought as a result an increasing need for systems to respond by themselves to unexpected events at design time, such as: changes in input data characteristics and system environment in general; changes in the computing platform itself, e.g., due to faults and fabrication defects; and changes in functional specifications caused by dynamically changing system objectives. As a consequence, systems complexity is increasing, but in turn, autonomous lifetime adaptation without human intervention is being progressively enabled, allowing them to take their own decisions at run-time. This type of systems is known, in general, as selfadaptive, and are able, among others, of self-configuration, self-optimisation and self-repair. Traditionally, the soft part of a system has mostly been so far the only place to provide systems with some degree of adaptation capabilities. However, the performance to power ratios of software driven devices like microprocessors are not adequate for embedded systems in many situations. In this scenario, the resulting rise in applications complexity is being partly addressed by rising devices complexity in the form of multi and many core devices; but sadly, this keeps on increasing power consumption. Besides, design methodologies have not been improved accordingly to completely leverage the available computational power from all these cores. Altogether, these factors make that the computing demands new applications pose are not being wholly satisfied. The traditional solution to improve performance to power ratios has been the switch to hardware driven specifications, mainly using ASICs. However, their costs are highly prohibitive except for some mass production cases and besidesthe static nature of its structure complicates the solution to the adaptation needs. The advancements in fabrication technologies have made that the once slow, small FPGA used as glue logic in bigger systems, had grown to be a very powerful, reconfigurable computing device with a vast amount of computational logic resources and embedded, hardened signal and general purpose processing cores. Its reconfiguration capabilities have enabled software-like flexibility to be combined with hardware-like computing performance, which has the potential to cause a paradigm shift in computer architecture since hardware cannot be considered as static anymore. This is so, since, as is the case with SRAMbased FPGAs, Dynamic Partial Reconfiguration (DPR) is possible. This means that subsets of the FPGA computational resources can now be changed (reconfigured) at run-time while the rest remains active. Besides, this reconfiguration process can be triggered internally by the device itself. This technological boost in reconfigurable hardware devices is actually covered under the field known as Reconfigurable Computing. One of the most exotic fields of application that Reconfigurable Computing has enabled is the known as Evolvable Hardware (EHW), in which this dissertation is framed. The main idea behind the concept is turning hardware that is adaptable through reconfiguration into an evolvable entity subject to the forces of an evolutionary process, inspired by that of natural, biological species, that guides the direction of change. It is yet another application of the field of Evolutionary Computation (EC), which comprises a set of global optimisation algorithms known as Evolutionary Algorithms (EAs), considered as universal problem solvers. In analogy to the biological process of evolution, in EHW the subject of evolution is a population of circuits that tries to get adapted to its surrounding environment by progressively getting better fitted to it generation after generation. Individuals become circuit configurations representing bitstreams that feature reconfigurable circuit descriptions. By selecting those that behave better, i.e., with a higher fitness value after being evaluated, and using them as parents of the following generation, the EA creates a new offspring population by using so called genetic operators like mutation and recombination. As generations succeed one another, the whole population is expected to approach to the optimum solution to the problem of finding an adequate circuit configuration that fulfils system objectives. The state of reconfiguration technology after Xilinx XC6200 FPGA family was discontinued and replaced by Virtex families in the late 90s, was a major obstacle for advancements in EHW; closed (non publicly known) bitstream formats; dependence on manufacturer tools with highly limiting support of DPR; slow speed of reconfiguration; and random bitstream modifications being potentially hazardous for device integrity, are some of these reasons. However, a proposal in the first 2000s allowed to keep investigating in this field while DPR technology kept maturing, the Virtual Reconfigurable Circuit (VRC). In essence, a VRC in an FPGA is a virtual layer acting as an application specific reconfigurable circuit on top of an FPGA fabric that reduces the complexity of the reconfiguration process and increases its speed (compared to native reconfiguration). It is an array of computational nodes specified using standard HDL descriptions that define ad-hoc reconfigurable resources; routing multiplexers and a set of configurable processing elements, each one containing all the required functions, which are selectable through functionality multiplexers as in microprocessor ALUs. A large register acts as configuration memory, so VRC reconfiguration is very fast given it only involves writing this register, which drives the selection signals of the set of multiplexers. However, large overheads are introduced by this virtual layer; an area overhead due to the simultaneous implementation of every function in every node of the array plus the multiplexers, and a delay overhead due to the multiplexers, which also reduces maximum frequency of operation. The very nature of Evolvable Hardware, able to optimise its own computational behaviour, makes it a good candidate to advance research in self-adaptive systems. Combining a selfreconfigurable computing substrate able to be dynamically changed at run-time with an embedded algorithm that provides a direction for change, can help fulfilling requirements for autonomous lifetime adaptation of FPGA-based embedded systems. The main proposal of this thesis is hence directed to contribute to autonomous self-adaptation of the underlying computational hardware of FPGA-based embedded systems by means of Evolvable Hardware. This is tackled by considering that the computational behaviour of a system can be modified by changing any of its two constituent parts: an underlying hard structure and a set of soft parameters. Two main lines of work derive from this distinction. On one side, parametric self-adaptation and, on the other side, structural self-adaptation. The goal pursued in the case of parametric self-adaptation is the implementation of complex evolutionary optimisation techniques in resource constrained embedded systems for online parameter adaptation of signal processing circuits. The application selected as proof of concept is the optimisation of Discrete Wavelet Transforms (DWT) filters coefficients for very specific types of images, oriented to image compression. Hence, adaptive and improved compression efficiency, as compared to standard techniques, is the required goal of evolution. The main quest lies in reducing the supercomputing resources reported in previous works for the optimisation process in order to make it suitable for embedded systems. Regarding structural self-adaptation, the thesis goal is the implementation of self-adaptive circuits in FPGA-based evolvable systems through an efficient use of native reconfiguration capabilities. In this case, evolution of image processing tasks such as filtering of unknown and changing types of noise and edge detection are the selected proofs of concept. In general, evolving unknown image processing behaviours (within a certain complexity range) at design time is the required goal. In this case, the mission of the proposal is the incorporation of DPR in EHW to evolve a systolic array architecture adaptable through reconfiguration whose evolvability had not been previously checked. In order to achieve the two stated goals, this thesis originally proposes an evolvable platform that integrates an Adaptation Engine (AE), a Reconfiguration Engine (RE) and an adaptable Computing Engine (CE). In the case of parametric adaptation, the proposed platform is characterised by: • a CE featuring a DWT hardware processing core adaptable through reconfigurable registers that holds wavelet filters coefficients • an evolutionary algorithm as AE that searches for candidate wavelet filters through a parametric optimisation process specifically developed for systems featured by scarce computing resources • a new, simplified mutation operator for the selected EA, that together with a fast evaluation mechanism of candidate wavelet filters derived from existing literature, assures the feasibility of the evolutionary search involved in wavelets adaptation In the case of structural adaptation, the platform proposal takes the form of: • a CE based on a reconfigurable 2D systolic array template composed of reconfigurable processing nodes • an evolutionary algorithm as AE that searches for candidate configurations of the array using a set of computational functionalities for the nodes available in a run time accessible library • a hardware RE that exploits native DPR capabilities of FPGAs and makes an efficient use of the available reconfigurable resources of the device to change the behaviour of the CE at run time • a library of reconfigurable processing elements featured by position-independent partial bitstreams used as the set of available configurations for the processing nodes of the array Main contributions of this thesis can be summarised in the following list. • An FPGA-based evolvable platform for parametric and structural self-adaptation of embedded systems composed of a Computing Engine, an evolutionary Adaptation Engine and a Reconfiguration Engine. This platform is further developed and tailored for both parametric and structural self-adaptation. • Regarding parametric self-adaptation, main contributions are: – A CE adaptable through reconfigurable registers that enables parametric adaptation of the coefficients of an adaptive hardware implementation of a DWT core. – An AE based on an Evolutionary Algorithm specifically developed for numerical optimisation applied to wavelet filter coefficients in resource constrained embedded systems. – A run-time self-adaptive DWT IP core for embedded systems that allows for online optimisation of transform performance for image compression for specific deployment environments characterised by different types of input signals. – A software model and hardware implementation of a tool for the automatic, evolutionary construction of custom wavelet transforms. • Lastly, regarding structural self-adaptation, main contributions are: – A CE adaptable through native FPGA fabric reconfiguration featured by a two dimensional systolic array template of reconfigurable processing nodes. Different processing behaviours can be automatically mapped in the array by using a library of simple reconfigurable processing elements. – Definition of a library of such processing elements suited for autonomous runtime synthesis of different image processing tasks. – Efficient incorporation of DPR in EHW systems, overcoming main drawbacks from the previous approach of virtual reconfigurable circuits. Implementation details for both approaches are also originally compared in this work. – A fault tolerant, self-healing platform that enables online functional recovery in hazardous environments. The platform has been characterised from a fault tolerance perspective: fault models at FPGA CLB level and processing elements level are proposed, and using the RE, a systematic fault analysis for one fault in every processing element and for two accumulated faults is done. – A dynamic filtering quality platform that permits on-line adaptation to different types of noise and different computing behaviours considering the available computing resources. On one side, non-destructive filters are evolved, enabling scalable cascaded filtering schemes; and on the other, size-scalable filters are also evolved considering dynamically changing computational filtering requirements. This dissertation is organized in four parts and nine chapters. First part contains chapter 1, the introduction to and motivation of this PhD work. Following, the reference framework in which this dissertation is framed is analysed in the second part: chapter 2 features an introduction to the notions of self-adaptation and autonomic computing as a more general research field to the very specific one of this work; chapter 3 introduces evolutionary computation as the technique to drive adaptation; chapter 4 analyses platforms for reconfigurable computing as the technology to hold self-adaptive hardware; and finally chapter 5 defines, classifies and surveys the field of Evolvable Hardware. Third part of the work follows, which contains the proposal, development and results obtained: while chapter 6 contains an statement of the thesis goals and the description of the proposal as a whole, chapters 7 and 8 address parametric and structural self-adaptation, respectively. Finally, chapter 9 in part 4 concludes the work and describes future research paths.

Discurso pronunciado por el Excmo. Sr. D. Rafael Portaencasa Baeza, Rector Magnífico de la Universidad Politécnica de Madrid, en el acto conmemorativo de las Bodas de Plata de la promoción "Princesa Sofía", de la Escuela Universitaria de Ingeniería Técnica de Telecomunicación

Discurso ofrecido por D. Rafael Portaencasa en el acto conmemorativo de las Bodas de Plata de la Promoción "Princesa Sofía", de la Escuela Universitaria de Ingeniería Técnica de Telecomunicación. En sus palabras, el Rector agradece el mecenazgo que en su día ofreció la Princesa Sofía a una promoción de estudiantes de la Escuela Técnica de Telecomunicación y repasa los logros que se han alcanzado desde entonces.

Aplicación lectora de datos públicos sobre DNIE

Con la llegada de la era de la información, viendo esta era como la necesidad de informatizar, registrar y tratar una gran cantidad de datos mediante la tecnología, se está dando el paso de diversos procesos burocráticos a medios tecnológicos cambiando el papel por los datos almacenados en las computadoras. El DNI electrónico permite a un individuo identificarse mediante un dispositivo donde se almacenan los datos de éste para poder identificarse unívocamente ante aquellos trámites que antaño costaban largos procesos burocráticos en papel. Sabemos que las aplicaciones software son aquellos módulos formado por un conjunto de programas y rutinas que permiten a los diferentes tipos de computadores realizar tareas de manera parcial o totalmente automáticas. Por ello este proyecto demuestra todo el proceso de creación de un módulo software, que cómo comentamos en el primer párrafo, permitiría sobrellevar otros tantos procesos burocráticos como sería la petición del DNI y posterior escritura a mano en distintas situaciones. Todo ello orientado desde un estricto análisis desde el punto de vista de la ingeniería del software. ABSTRACT Due to the fact that we’re in the era of information technology, and from the perspective that this era means to computerize register and treat a big quantity of data through technologic means, we are stepping into a process where all the bureaucracy is being transferred from paper to digital storage models. Hence, the electronic DNI allows the citizen to identify himself univocally against processes that back in time where made through tedious and heavy-paper-work processes. We know that software apps are modules conformed by a set of instructions and programs that make possible the execution of partially or totally automated tasks. That’s why this project shows the process of the creation of a software module (app) that, as we stated before, would allow overcoming many other bureaucratic processes like the request to write down the national identification number. All of it focused to a strict analysis from software engineering’s point of view.

Realidad virtual como buena práctica para trabajo en equipo con estudiantes de ingeniería

La realidad virtual es una alternativa de motivación de los estudiantes al darles la posibilidad de realizar acciones como volar u observar el entorno desde diferentes perspectivas de manera controlada. La interacción multiusuario en realidad virtual da lugar a los entornos virtuales colaborativos que favorecen el desarrollo de habilidades sociales como el trabajo en equipo, en particular en equipos con integrantes con ubicaciones geográficas diferentes. En estos contextos se encuentran diversas propuestas de aplicación de la realidad virtual que transportan a los estudiantes a entornos donde deben tomar decisiones conjuntas para lograr los objetivos propuestos. Sin embargo, estas propuestas no hacen énfasis en la importancia de reconocer las fortalezas o habilidades de cada miembro del equipo para mejorar su desempeño. El presente artículo propone un videojuego, basado en realidad virtual, que incorpora los principios de gamificación para promover y mejorar el trabajo en equipo en estudiantes de ingeniería.

VIII Congresos de Estudiantes de Ciencia, Tecnología e Ingeniería Agronómica

Libro que recoge los trabajos presentados por estudiantes de grado, máster y doctorado en el VIII Congreso de estudiantes de Ciencia, Tecnología e Ingeniería Agronómica de la Escuela Técnica Superior de Ingeniería Agronómica, Alimentaria y de Biosistemas de Madrid. Se trata de 28 documentos en español o inglés con una extensión de 4 folios y revisados por profesores de la Escuela antes de ser publicados en el Libro de Actas.

Evaluación de la pertinencia de maestrías en ingeniería : aplicación en la Universidad de Piura, Perú

La formación de postgrado en ingeniería es muy importante para mejorar la competitividad y lograr el desarrollo en los países. Para ello es necesaria una fuerte vinculación de la universidad con su entorno socio económico de modo que los objetivos que se plantea en sus programas formativos sean coherentes con las necesidades reales de los beneficiarios: los estudiantes, la universidad y la comunidad. Es decir, los programas deben ser pertinentes. Y en los países en vías de desarrollo este tema es aún más importante. Se necesita modelos de evaluación que midan este grado de adecuación entre los objetivos de los programas con las necesidades de los estudiantes y las partes interesadas. Sin embargo, los modelos de evaluación existentes tienen principalmente fines de acreditación y están diseñados para evaluar la eficacia, es decir si los resultados obtenidos están de acuerdo con la misión y los objetivos planteados. Su objetivo no es medir la pertinencia. Esta investigación tiene como objetivo diseñar un modelo de evaluación de la pertinencia de maestrías en ingeniería y aplicarlo a un caso concreto. Se trata de maestrías que ya están en funcionamiento y son dictadas en una universidad en un país en desarrollo. Para diseñar el modelo se define primero el concepto de pertinencia de una maestría en ingeniería haciendo una revisión bibliográfica y consultando a expertos en los temas de pertinencia de la educación superior y formación en postgrado en ingeniería. Se utiliza una definición operativa que facilita luego la identificación de factores e indicadores de evaluación. Se identifica dos tipos de pertinencia: local y global. La pertinencia global está relacionada con la inserción de la maestría en el sistema global de producción de conocimiento. La pertinencia local tiene tres dimensiones: la personal, relacionada con la satisfacción de necesidades de los estudiantes, la institucional, relacionada con las necesidades e intereses de la universidad que acoge a la maestría y la pertinencia social, ligada a la satisfacción de necesidades y demandas de la comunidad local y nacional. El modelo diseñado es aplicado en la maestría en Ingeniería Civil con mención en Ingeniería Vial de la Universidad de Piura, Perú lo que permite obtener conclusiones para su aplicación en otras maestrías. ABSTRACT Graduate engineering education is very important to improve competitiveness and achieve development in countries. It is necessary a strong linkage between university and its socio economic environment, so that programs objectives are consistent with the real needs of the students, university and community. That is to say programs must be relevant. And in developing countries this issue is very important. Evaluation models to measure the degree of adequacy between the programs objectives with the needs of students and stakeholders is needed. However, existing evaluation models have mainly the purpose of accreditation and are designed to evaluate the efficacy. They evaluate if the results are consistent with the mission and objectives. Their goal is not to measure the relevance. This work aimed to design a model for evaluating the relevance of master's degrees in engineering and applied to a specific case. They must be masters already in operation and are taught at a university in a developing country. In order to build the model, first concept of relevance of a master's degree in engineering was defined. Literature was reviewed and we consulted experts on issues of relevance of higher education and graduate engineering education. An operational definition is used to facilitate the identification of factors and evaluation indicators. Local and global: two types of relevance were identified. The global relevance is related to the inclusion of Master in the global system of knowledge production. The local relevance has three dimensions: personal, related to meeting students' needs, institutional, related to the needs and interests of university that houses the Master and social relevance, linked to the satisfaction of needs and demands of local and national community. The designed model is applied to the Master degree in Civil Engineering with a major in Traffic Engineering of Universidad de Piura, Peru which allowed to obtain conclusions for application in other masters.

Ingeniería Geológica en Terrenos Volcánicos. Métodos, Técnicas y Experiencias en las Islas Canarias

La presente obra es un compendio de conceptos, metodologías y técnicas útiles para acometer proyectos y obras en terrenos volcánicos desde el punto de vista de la ingeniería geológica y la geotecnia. El libro se presenta en tres partes diferenciadas. La primera es conceptual y metodológica, con capítulos que tratan sobre la clasificación de las rocas volcánicas con fines geotécnicos, la caracterización geomecánica, los problemas geotécnicos y constructivos asociados a los distintos materiales, y una guía metodológica para la redacción de informes geotécnicos para la edificación. La segunda parte aborda las aplicaciones a obras de ingeniería, incluyendo deslizamientos, obras subterráneas,infraestructuras marítimas y obras públicas. La tercera parte recoge capítulos dedicados a describir distintos casos prácticos de obras y proyectos en los que la problemática geotécnica en terrenos volcánicos ha tenido un papel relevante. Los capítulos han sido elaborados por técnicos y científicos de reconocido prestigio en el campo de la ingeniería geológica en terrenos volcánicos, que han plasmado en ellos sus conocimientos y experiencias en la materia.Los editores y autores de parte de los capítulos del libro, los Doctores Luis E. Hernández Gutiérrez (Geólogo) y Juan Carlos Santamarta Cerezal (Ingeniero de Montes, Civil y Minas), son los responsables del grupo de investigación INGENIA (Ingeniería Geológica, Innovación y Aguas). Su actividad investigadora comprende más de 200 publicaciones en el área de la ingeniería geológica, la geotecnia, medio ambiente y el aprovechamiento del agua en islas y terrenos volcánicos. En relación a la docencia han impartido y dirigido más de 90 seminarios y cursos de especialización a nivel nacional e internacional, incluyendo la organización de 4 congresos internacionales. Fueron premiados por la Universidad de La Laguna en los años 2012, 2013 y 2014 por su calidad docente e innovación universitaria, y son pioneros en los laboratorios virtuales para la enseñanza de la ingeniería. Participan activamente como profesores colaboradores e investigadores en varias universidades e instituciones españolas e internacionales. Todas sus publicaciones están disponibles en internet, con libre acceso. Ingeniería geológica en terrenos volcánicos, es una obra de gran interés para, consultores, técnicos de administraciones públicas, proyectistas y demás profesionales implicados en obras y proyectos de infraestructuras en terrenos volcánicos; también es útil para académicos y estudiantes de ingeniería o ciencias geológicas que quieran investigar o iniciarse en las singularidades que presentan los materiales volcánicos en la edificación o en la ingeniería civil y minera.

Educación Superior de la Ingeniería Industrial en el Perú: propuesta de un modelo educativo desde las competencias

El objetivo del presente trabajo de investigación es diseñar un Modelo de Educación que permita formar ingenieros industriales en Perú que sean capaces de enfrentar los retos modernos de fuerte y sostenido crecimiento económico y social. Las necesidades que se han generado a lo largo de los últimos años llevan a identificar que una gran carencia es el poco dominio del concepto, naturaleza y gestión de un proyecto y la marcada ausencia de habilidades humanas y funcionales al momento de ejercer la profesión; entendiendo proyecto como “Un esfuerzo temporal que se lleva a cabo para crear un producto, servicio o resultado único. La naturaleza temporal de los proyectos indica un principio y un final definidos. El final se alcanza cuando se logran los objetivos del proyecto o cuando se termina el proyecto porque sus objetivos no se cumplirán o no pueden ser cumplidos, o cuando ya no existe la necesidad que dio origen al proyecto…. los proyectos pueden tener impactos sociales, económicos y ambientales susceptibles de perdurar mucho más que los propios proyectos.”1. Entonces, formularnos la hipótesis que es posible tener un modelo educativo para la Ingeniería Industrial de Perú que permita y estimule alcanzar estas características tan reclamadas por la sociedad, confiando desde el inicio que su diseño y empleo tendrá fuerte repercusión tanto en el desarrollo personal de los estudiantes, como en el social y económico, por las habilidades y condiciones que serán capaces de desplegar los egresados en sus ámbitos de acción laboral. Para lograr el objetivo se ha hecho una definición de la identidad de la universidad latinoamericana y una verificación de si es posible o no tomar modelos y experiencias de otros lugares y trasladarlos con éxito a escenarios nuevos y distintos. Luego, se han determinado las tendencias más fuertes en la formación de ingenieros industriales en los contextos más exitosos actualmente. Para definir esas habilidades tan reclamadas por el sector público y privado de la sociedad, se busca y define una codificación de competencias genéricas que permite tener un ingeniero moderno bien perfilado para las exigencias globales. Los pasos finales son determinar el Modelo para la Educación Superior de la Ingeniería Industrial de Perú desde las Competencias (MESIC) a partir de novedosos enfoques para la educación como la contextualización, la gestión del conocimiento experto y experimentado, el enfoque socioformativo y la definición de Aspectos Clave del modelo antes de iniciar una planificación curricular de ingeniería. Al final se muestra una aplicación del modelo llegando a detalles de definición de competencias muy interesantes y a la necesidad de contar con un sistema de aseguramiento de calidad de la gestión curricular. Al término de la investigación concluimos que es posible definir un modelo apropiado para formar ingenieros industriales en Perú desde las competencias, capaces de enfrentar los modernos retos locales y globales. También determinamos que el proceso no puede ser impuesto, debe pasar por un transitorio periodo de adecuación de docentes y alumnos y requiere de compromiso, pues se suele enfocar este cambio como una forma de desestimar todo lo anterior, cuando debe entenderse que son procesos complementarios, ya que los importantes logros con clases magistrales y resolución de problemas son evidentes y se trata de estilos diferentes de encarar la educación. El resultado de la imposición puede ser devastador para algunos estudiantes y frustrante para algunos docentes, consecuencias que no se desean y deben evitarse. La aplicación se realiza en una universidad del norte de Perú, la Universidad de Piura, y puede observarse en el último capítulo de este trabajo. ABSTRACT The main objective of this research is to find an Educational Modell in order to train industrial engineers in Peru who are able to face modern challenges of strong and sustained economic and social growth. Over recent years the generated needs have led to understand that a major weakness in our professionals is the poor skills in project management and the marked absence of functional and human skills when exercising the profession. This diagnose has led to formulate the hypothesis that it is possible to have an educational model for Peru Industrial Engineering that allows and encourages to achieve these features which are claimed by society. A project which we trust will have a strong impact from the beginning on both, personal development of students as well as in the social and economic conditions, considering the skills graduates will be able to deploy in their work fields. To achieve the goal first it was defined the identity of the Latin American university and verified whether it is possible or not to take models and experiences elsewhere and move successfully to new and different scenarios. Then there were determined the strongest trends in the industrial engineers training in currently successful contexts. In order to define these demanded skills by the public and private sectors of society, there are defined a set of generic skills that allows to have a modern engineer well profiled for global context. Considering these elements, a Model for Higher Education in Industrial Engineering from Peru Competence (MESIC)is proposed considering novel approaches to education such as territoriality, skilled and experienced knowledge management, socio - formative approach and set the definition of Key aspects of the model before starting a engineering curricular planning. Finally detailed records of an application of the model is shown through modern learning methodologies, development and assessment of skills and the need to have a quality assurance system for entire curriculum management. Through this research it can be concluded that it is possible to determine an appropriate model to train industrial engineers in Peru from the skills, in order to meet the modern local and global challenges. Results show that the process cannot be imposed, instead it must go through a transitional period of adaptation from teachers and students and requires commitment, focusing that this change usually is a way to dismiss the above, and is important to address that there are obvious achievements on education lectures and problem solving, and it should be understood that they are complementary processes. The result of change imposition can be devastating for some students and frustrating for some teachers, unwanted consequences and they should be avoided. The proposed model is applied at a university in northern Peru, the University of Piura, and the results can be seen in the last chapter of this work.

Resolución numérica con Matlab de Problemas de Ingeniería Biomédica

El objetivo de este Trabajo de Fin de Grado es diseñar e implementar un conjunto completo de prácticas que cubran los contenidos matemáticos de las prácticas actualmente disponibles aplicándolos a la resolución de problemas específicos de la ingeniería biomédica. Estas prácticas se implementan en Matlab, del que la UPM dispone la licencia de campus. Las prácticas van precedidas de un planteamiento de cada problema biomédico. Este planteamiento incluye la deducción del modelo matemático que representa el problema en cuestión, salvo que sea excesivamente complicado (en comparación con el nivel exigible en el GIB), en cuyo caso se realizará una introducción teórica del proceso físico-químico a estudiar. Lo que se busca es que los problemas sean representativos de los temas estudiados a lo largo del grado en otras asignaturas. Las prácticas incluyen además un código Matlab ya escrito (total o parcialmente) o simplemente las instrucciones para la escritura del código por parte del alumno. Lo que se pretende con estas prácticas es reforzar el aprendizaje del alumno, tanto en sus aspectos de planteamiento/modelización de problemas, como en los de resolución, presentación escrita/gráfica de resultados y análisis de los mismos. Para lograr los objetivos expuestos se ha realizado en primer lugar una exhaustiva revisión bibliográfica sobre el tema, seguido del diseño de las prácticas, su implementación en Matlab y la prueba de los códigos. Una vez verificado su correcto funcionamiento, se redactó una guía del alumno, que contiene tanto el planteamiento teórico de la práctica como las instrucciones para su realización, y una guía del profesor, que incluye las soluciones de las prácticas y, en su caso, los problemas más habituales esperados en la resolución de las mismas. Se pretende con esta guía del profesor disponer de un manual que pueda ser fácilmente utilizado por posibles monitores de prácticas que ayuden al docente en su labor durante las sesiones de laboratorio de la asignatura.