可用于核物理监控系统的microC/OS-Ⅱ片上系统的研究

论述了一种基于FPGA和实时操作系统microC/OS-Ⅱ、适用于核物理数据检测和实验控制的片上可编程系统SOPC(System On a Programmable Chip)的设计,并在altera-stratix-Ⅱ2S60f1020c3芯片内获得实现。该片上可编程系统的硬件处理器和实时操作系统都可根据需求裁剪、重配置。

应用于同步加速器时序控制的片上可编程系统的设计

同步加速器对控制信号的时间约束要求非常严格,时序控制是加速器控制系统中十分重要的环节。在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构。本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片。其最高工作频率可达185 MHz,硬件资源消耗不到4%。片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景。

基于DSP的磁场电源控制器软件设计

为了使兰州重离子加速器冷却储存环的磁场电源控制器及时更新输出的波形数据,以TI公司的TM320C6713芯片为中央处理器,结合FPGA逻辑编程,采用双FIFO数据缓存机制和Aitken插值算法,编写并优化了磁场电源控制器软件系统。利用数据驱动模式的编程方式提高了系统的执行效率和可维护性。同时通过对更新的波形数据做Aitken插值运算,使其大小减少为原始数据的1/1024,提高了数据的传输和存储效率。经现场测试,本软件系统运行稳定可行,达到设计要求。

兰州重离子冷却储存环束流踢轨控制系统

踢轨系统是一种以快速脉冲方式工作的以高压大电流驱动的特殊二极磁铁系统,用于环形加速器的束流注入和引出。简要介绍了在兰州重离子加速器冷却储存环上采用ARM+DSP+FPGA技术实现踢轨控制时序的方法,时间控制精度达ns量级。ARM主要控制信号的网络通讯,踢轨系统的时序精度控制主要由DSP结合FPGA技术完成。远程时序控制信号均通过光纤传输,同时对踢轨电源的电压给定采用信号隔离器及铁氧体以抑制脉冲干扰。经现场测试,系统可以安全稳定地实现束流踢轨的控制要求。

RIBLLⅡ与CSRe中束流控制系统的设计

介绍了兰州重离子加速器冷却存储环(HIRFL-CSR)的实验环CSRe以及次级束线RIBLLⅡ中束流控制系统的设计。该系统主要采用了Java,COM,Oracle,ARM,DSP,FPGA等技术实现了对磁铁电源的实时、同步控制,已达到对束流的控制。该系统已经运行于现场的束流调试中,并在RIBLLⅡ的束流调试中运行正常、性能稳定。

基于ACEX1K30的HIRFL-CSRe高精度线性插值异步FIFO

本设计实现了HIRFL-CSRe同步系统控制器DSP插件内的FPGA中的FIFO(First in first out)功能,数据入口是16位DSP总线,数据出口是16位DAC总线。其核心机制采用双缓冲"乒乓操作",并在FPGA内完成一次线性插值。程序采用VHDL硬件描述语言在Altera公司的现场可编程逻辑器件ACEX1K30上实现。FIFO实现机制完全自行设计,解决了传统异步FIFO由于读写时钟异步造成的空/满标志难以准确给出及数据输出时间不能精确保证的难题,满足了HIRFL-CSRe对于输出数据不间断(每微秒一个)的要求,并由于在FPGA内实现了一次线性插值,从而把从DSP中接收到的已插值数据量增加了一倍,在宏观上降低了DSP的数据运算量。模块经现场工作证实FIFO数据输出时间误差控制在40ns内,达到设计要求。

基于TMS320VC5402控制系统并行引导方式设计

介绍了TMS320VC5402并行Bootloader的原理。为实现脱机运行,充分利用其片内掩膜ROM带有一个引导装载程序Bootloader,实现对用户程序的并行引导装载。同时采用CPLD编程技术提供了一种实用的扩展存储器设计方案。

基于现场可编程门阵列的束流快引出控制系统设计

为实现兰州重离子冷却储存环主环束流的快引出,采用一种基于现场可编程门阵列(FPGA)的引出控制系统。在FPGA单元设计中,采用数字倍频技术来实现对Kicker磁铁在1个高频周期内充放电时间的精度控制。经测试,该控制系统对存储环中运行束流位置的跟踪可调节时间步长为5 ns。当高频频率为1.4 MHz时,在0~360°范围内可实现约2.5°相位精度的Kicker触发。

HIRFL—CSR数字电源控制模块的设计

介绍了一种基于TMS320C6713和FPGA的数字电源控制模块,给出了模块的硬件组成和软件设计。该模块作为一种通用的控制平台,可以根据现场需要来设置相应的参数,实现直流/脉冲电源的控制。测试表明该模块有很高的控制精度,处理能力强,便于网络控制。

基于DSP的电源测试系统的设计与实现

讨论了兰州CSR脉冲电源的测试系统,它基于TI公司的C6000系列的DSP。通过通用串口,把原始数据由PC传输到DSP,由DSP对接收到的数据进行差值,形成波形输出数据,通过FPGA来控制DAC的输出。

基于ARM920T的HIRFL-CSR前端总线控制器FBC-01

本文论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)控制系统的前端总线系统控制器FBC-01的硬件设计。该控制器是基于0.8mmBGA封装的AT91RM9200(ARM9)处理器,运行嵌入式LINUX操作系统。控制器可以连接标准的VGA显示器、键盘、鼠标,具有通用的10M/100M以太网接口、USB接口、RS-232接口、485接口、CANBUS接口。可以带SD卡、CF卡存储器。该控制器采用现场可编程的FPGA器件设计背板接口,并采用具有64mA高驱动能力的总线驱动器,不仅符合VME规范的电气要求,而且具有灵活的接口信号定义可编程能力,是HIRFL-CSR控制系统的关键部件。

基于嵌入式微机的智能型CAMAC机箱控制器

介绍一个采用嵌入式微机和FPGA与CPLD技术的通用性CAMAC机箱控制器,它具有三种灵活的数据接口方式;以太网、PCI和VSB。通过以太网连接可以实现灵活的远程数据获取与控制,通过PCI和VSB连接可以组成多机箱高数据流数据获取与控制系统。

用于核反应测量的脉冲波形数字甄别系统设计方案

针对核物理实验对核反应测量脉冲波形甄别系统的性能要求,提出了基于多片高速A/D和高端FPGA的数字化脉冲波形甄别系统设计方案。高速A/D完成对探测器输出波形信号的数字化,而后通过可编程的方式在FPGA内部采用先进的数字信号处理算法完成对信号的甄别,可以解决模拟电子线路对超大信号难以处理的问题,进而对探测器输出不同粒子特征进行准确提取,实现准确实时地触发高速数据采集主板系统。

同步加速器高频系统前端控制器改进设计；Improvement Design of RF Front-end Controller for Synchrotron RF System

介绍了在CSR同步加速器高频控制系统改进项目中,高频前端控制器的改进设计。根据系统改进的具体要求,采用DSP+FPGA双电路板的体系结构,对高频前端控制器各个部分做了详细的设计,并给出了具体的资源消耗结果和设计图。

基于P2P技术的CSRe冷却装置控制系统设计；Design of Control System for CSRe Cooling Equipment Based on P2P Technology

HIRFL-CSR工程对CSRe冷却装置电子冷却部分的控制系统在实时性和可靠性方面提出了非常高的要求。电子冷却工作环境复杂,各种干扰难以预测。从电子冷却的控制系统改进出发,以实现电子冷却的自动调束为目标,以高端FPGA和ARM嵌入式系统为基础,采用P2P通讯技术和神经元网络算法来实现对电子冷却的自动控制。该控制系统对电子冷却控制的完善提供了先进的硬件平台和软件实现方案。