Ottimizzazione di protocolli di trasmissione dati tramite interfaccia usb implementati su fpga

La maggior parte dei moderni dispositivi e macchinari, sia ad uso civile che industriale, utilizzano sistemi elettronici che ne supervisionano e ne controllano il funzionamento. All’ interno di questi apparati è quasi certamente impiegato un sistema di controllo digitale che svolge, anche grazie alle potenzialità oggi raggiunte, compiti che fino a non troppi anni or sono erano dominio dell’ elettronica analogica, si pensi ad esempio ai DSP (Digital Signal Processor) oggi impiegati nei sistemi di telecomunicazione. Nonostante l'elevata potenza di calcolo raggiunta dagli odierni microprocessori/microcontrollori/DSP dedicati alle applicazioni embedded, quando è necessario eseguire elaborazioni complesse, time-critical, dovendo razionalizzare e ottimizzare le risorse a disposizione, come ad esempio spazio consumo e costi, la scelta ricade inevitabilmente sui dispositivi FPGA. I dispositivi FPGA, acronimo di Field Programmable Gate Array, sono circuiti integrati a larga scala d’integrazione (VLSI, Very Large Scale of Integration) che possono essere configurati via software dopo la produzione. Si differenziano dai microprocessori poiché essi non eseguono un software, scritto ad esempio in linguaggio assembly oppure in linguaggio C. Sono invece dotati di risorse hardware generiche e configurabili (denominate Configurable Logic Block oppure Logic Array Block, a seconda del produttore del dispositivo) che per mezzo di un opportuno linguaggio, detto di descrizione hardware (HDL, Hardware Description Language) vengono interconnesse in modo da costituire circuiti logici digitali. In questo modo, è possibile far assumere a questi dispositivi funzionalità logiche qualsiasi, non previste in origine dal progettista del circuito integrato ma realizzabili grazie alle strutture programmabili in esso presenti.

Nano-Power Integrated Circuits for Energy Harvesting

The energy harvesting research field has grown considerably in the last decade due to increasing interests in energy autonomous sensing systems, which require smart and efficient interfaces for extracting power from energy source and power management (PM) circuits. This thesis investigates the design trade-offs for minimizing the intrinsic power of PM circuits, in order to allow operation with very weak energy sources. For validation purposes, three different integrated power converter and PM circuits for energy harvesting applications are presented. They have been designed for nano-power operations and single-source converters can operate with input power lower than 1 μW. The first IC is a buck-boost converter for piezoelectric transducers (PZ) implementing Synchronous Electrical Charge Extraction (SECE), a non-linear energy extraction technique. Moreover, Residual Charge Inversion technique is exploited for extracting energy from PZ with weak and irregular excitations (i.e. lower voltage), and the implemented PM policy, named Two-Way Energy Storage, considerably reduces the start-up time of the converter, improving the overall conversion efficiency. The second proposed IC is a general-purpose buck-boost converter for low-voltage DC energy sources, up to 2.5 V. An ultra-low-power MPPT circuit has been designed in order to track variations of source power. Furthermore, a capacitive boost circuit has been included, allowing the converter start-up from a source voltage VDC0 = 223 mV. A nano-power programmable linear regulator is also included in order to provide a stable voltage to the load. The third IC implements an heterogeneous multisource buck-boost converter. It provides up to 9 independent input channels, of which 5 are specific for PZ (with SECE) and 4 for DC energy sources with MPPT. The inductor is shared among channels and an arbiter, designed with asynchronous logic to reduce the energy consumption, avoids simultaneous access to the buck-boost core, with a dynamic schedule based on source priority.

Methodologies for Synthesizable Programmable Devices based on Multi-Stage Switching Networks

Nowadays the rise of non-recurring engineering (NRE) costs associated with complexity is becoming a major factor in SoC design, limiting both scaling opportunities and the flexibility advantages offered by the integration of complex computational units. The introduction of embedded programmable elements can represent an appealing solution, able both to guarantee the desired flexibility and upgradabilty and to widen the SoC market. In particular embedded FPGA (eFPGA) cores can provide bit-level optimization for those applications which benefits from synthesis, paying on the other side in terms of performance penalties and area overhead with respect to standard cell ASIC implementations. In this scenario this thesis proposes a design methodology for a synthesizable programmable device designed to be embedded in a SoC. A soft-core embedded FPGA (eFPGA) is hence presented and analyzed in terms of the opportunities given by a fully synthesizable approach, following an implementation flow based on Standard-Cell methodology. A key point of the proposed eFPGA template is that it adopts a Multi-Stage Switching Network (MSSN) as the foundation of the programmable interconnects, since it can be efficiently synthesized and optimized through a standard cell based implementation flow, ensuring at the same time an intrinsic congestion-free network topology. The evaluation of the flexibility potentialities of the eFPGA has been performed using different technology libraries (STMicroelectronics CMOS 65nm and BCD9s 0.11μm) through a design space exploration in terms of area-speed-leakage tradeoffs, enabled by the full synthesizability of the template. Since the most relevant disadvantage of the adopted soft approach, compared to a hardcore, is represented by a performance overhead increase, the eFPGA analysis has been made targeting small area budgets. The generation of the configuration bitstream has been obtained thanks to the implementation of a custom CAD flow environment, and has allowed functional verification and performance evaluation through an application-aware analysis.

Progetto e sviluppo di un banco prova per articolazioni protesiche attive ad un grado di libertà basato su programmable automation controller e motion capture

L'elaborato descrive il lavoro svolto in cinque mesi presso il Centro Protesi INAIL di Budrio (BO), che ha portato allo sviluppo di un banco prova per testare articolazioni elettromeccaniche. I dispositivi target, in particolare, sono stati due gomiti mioelettrici: il primo di produzione interna INAIL e il secondo prodotto da Selex ES in collaborazione con il Centro Protesi stesso. Per il controllo del movimento e l'acquisizione dei segnali elettrici si è scelto il PAC CompactRIO (National Instruments), mentre per le acquisizioni cinematiche di angolo e velocità angolare si è sfruttata la stereofotogrammetria.

Ottimizzazione di un'unita di controllo per protesi mioelettrica di arto superiore e confronto prestazionale tramite programmable automation controller e motion capture

Con il passare degli anni le tecnologie nel campo delle protesi mioelettriche di arto superiore stanno compiendo sempre più passi in avanti. In questo elaborato di tesi si darà un iniziale introduzione sulla protesica di arto superiore cercando di coprire tutte le possibili tipologie di protesi, prestando particolare attenzione agli arti artificiali mioelettrici. Gli scopi di questo studio sono in prima analisi una miglioria dell'unità di controllo di una protesi comandata da segnali elettromiografici di superficie, tramite l'utilizzo del nuovo IDE della Microchip (MPLAB X). In seconda analisi, invece, si attuerà un confronto prestazionale a livello di consumo in corrente di un prototipo di protesi mioelettrica nata dalla sinergia tra l'azienda "Selex ES" e il "Centro Protesi INAIL di Vigorso di Budrio". Per questo studio ci si è serviti di stereofotogrammetrica per la determinazione delle grandezze meccaniche, mentre tramite un sistema PAC si è riusciti ad ottenere specifiche grandezze elettriche. Lo studio ha portato, a livello di Firmware, l'inserimento del giusto comando di attuazione di un servofreno comandato in corrente e l'introduzione di una particolare modalità a basso consumo che consente un risparmio energetico di circa il 60% rispetto alla vecchia modalità. Discorso diverso per i risultati del confronto prestazionale che non ha portato ai risultati sperati in fase di progetto.

Programmable electronic platform for the remote control of the cell-migration galvanotaxis

Il presente lavoro di tesi nasce come collaborazione tra il Laboratorio di Progettazione Elettronica e il Laboratorio di Microscopia a Fluorescenza del Dipartimento di Fisica e Astronomia dell' Università di Bologna. In particolare nasce dalla volontà di dotare il dipartimento di un apparato sperimentale in grado di svolgere studi sulla Galvanotassia, un fenomeno biologico consistente nella migrazione di cellule sottoposte a stimolazione elettrica. La Galvanotassia è nota da fine '800 ma non sono ancora chiari i meccanismi cellulari che la provocano. Una migliore comprensione di tale fenomeno potrebbe portare importanti sviluppi in ambito medico, sia diagnostici che terapeutici. Dalla letteratura a riguardo non è emersa l'esistenza di apparecchi elettronici di controllo che permettano lo studio della Galvanotassia e che possano essere duttili a seconda del tipo di esperimento che si voglia svolgere. Da qui l'idea di iniziare lo sviluppo di un dispositivo elettronico, che fosse riprogrammabile, a basso costo e facilmente trasportabile. La progettazione di questo dispositivo ha portato ad una prima fase di test e verifiche sperimentali che hanno permesso di migliorare e affinare la costruzione di uno strumento di misura e controllo dei parametri relativi alla Galvanotassia. Sono già stati programmati test futuri che porteranno ad una versione definitiva dell' apparecchiatura alla quale succederanno più approfondite ricerche sul fenomeno della Galvanotassia.