Estimación analítica del acople electromagnético entre líneas de interconexión multinivel en circuitos de alta velocidad

[ES] El análisis de los efectos del crosstalk jugarán un papel muy importante para determinar el buen funcionamiento de los circuitos integrados de alta velocidad. En esta publicación, se desarrollan por primera vez expresiones analíticas en forma cerrada para estimar el crosstalk en estructuras multinivel. Este modelo es exactamente comparable con Spice, sea para una señal de entrada, función rampa o función escalón. Al contrario de los modelos existentes en la literatura, nuestro modelo es capaz de analizar estructuras con n líneas. Se consideran la resistencia y la capacidad de las líneas, así como la resistencia del driver. Este nuevo modelo es exacto y preciso para estimar el crosstalk.

Design and Simulation of Deep Nanometer SRAM Cells under Energy, Mismatch, and Radiation Constraints

La fiabilidad está pasando a ser el principal problema de los circuitos integrados según la tecnología desciende por debajo de los 22nm. Pequeñas imperfecciones en la fabricación de los dispositivos dan lugar ahora a importantes diferencias aleatorias en sus características eléctricas, que han de ser tenidas en cuenta durante la fase de diseño. Los nuevos procesos y materiales requeridos para la fabricación de dispositivos de dimensiones tan reducidas están dando lugar a diferentes efectos que resultan finalmente en un incremento del consumo estático, o una mayor vulnerabilidad frente a radiación. Las memorias SRAM son ya la parte más vulnerable de un sistema electrónico, no solo por representar más de la mitad del área de los SoCs y microprocesadores actuales, sino también porque las variaciones de proceso les afectan de forma crítica, donde el fallo de una única célula afecta a la memoria entera. Esta tesis aborda los diferentes retos que presenta el diseño de memorias SRAM en las tecnologías más pequeñas. En un escenario de aumento de la variabilidad, se consideran problemas como el consumo de energía, el diseño teniendo en cuenta efectos de la tecnología a bajo nivel o el endurecimiento frente a radiación. En primer lugar, dado el aumento de la variabilidad de los dispositivos pertenecientes a los nodos tecnológicos más pequeños, así como a la aparición de nuevas fuentes de variabilidad por la inclusión de nuevos dispositivos y la reducción de sus dimensiones, la precisión del modelado de dicha variabilidad es crucial. Se propone en la tesis extender el método de inyectores, que modela la variabilidad a nivel de circuito, abstrayendo sus causas físicas, añadiendo dos nuevas fuentes para modelar la pendiente sub-umbral y el DIBL, de creciente importancia en la tecnología FinFET. Los dos nuevos inyectores propuestos incrementan la exactitud de figuras de mérito a diferentes niveles de abstracción del diseño electrónico: a nivel de transistor, de puerta y de circuito. El error cuadrático medio al simular métricas de estabilidad y prestaciones de células SRAM se reduce un mínimo de 1,5 veces y hasta un máximo de 7,5 a la vez que la estimación de la probabilidad de fallo se mejora en varios ordenes de magnitud. El diseño para bajo consumo es una de las principales aplicaciones actuales dada la creciente importancia de los dispositivos móviles dependientes de baterías. Es igualmente necesario debido a las importantes densidades de potencia en los sistemas actuales, con el fin de reducir su disipación térmica y sus consecuencias en cuanto al envejecimiento. El método tradicional de reducir la tensión de alimentación para reducir el consumo es problemático en el caso de las memorias SRAM dado el creciente impacto de la variabilidad a bajas tensiones. Se propone el diseño de una célula que usa valores negativos en la bit-line para reducir los fallos de escritura según se reduce la tensión de alimentación principal. A pesar de usar una segunda fuente de alimentación para la tensión negativa en la bit-line, el diseño propuesto consigue reducir el consumo hasta en un 20 % comparado con una célula convencional. Una nueva métrica, el hold trip point se ha propuesto para prevenir nuevos tipos de fallo debidos al uso de tensiones negativas, así como un método alternativo para estimar la velocidad de lectura, reduciendo el número de simulaciones necesarias. Según continúa la reducción del tamaño de los dispositivos electrónicos, se incluyen nuevos mecanismos que permiten facilitar el proceso de fabricación, o alcanzar las prestaciones requeridas para cada nueva generación tecnológica. Se puede citar como ejemplo el estrés compresivo o extensivo aplicado a los fins en tecnologías FinFET, que altera la movilidad de los transistores fabricados a partir de dichos fins. Los efectos de estos mecanismos dependen mucho del layout, la posición de unos transistores afecta a los transistores colindantes y pudiendo ser el efecto diferente en diferentes tipos de transistores. Se propone el uso de una célula SRAM complementaria que utiliza dispositivos pMOS en los transistores de paso, así reduciendo la longitud de los fins de los transistores nMOS y alargando los de los pMOS, extendiéndolos a las células vecinas y hasta los límites de la matriz de células. Considerando los efectos del STI y estresores de SiGe, el diseño propuesto mejora los dos tipos de transistores, mejorando las prestaciones de la célula SRAM complementaria en más de un 10% para una misma probabilidad de fallo y un mismo consumo estático, sin que se requiera aumentar el área. Finalmente, la radiación ha sido un problema recurrente en la electrónica para aplicaciones espaciales, pero la reducción de las corrientes y tensiones de los dispositivos actuales los está volviendo vulnerables al ruido generado por radiación, incluso a nivel de suelo. Pese a que tecnologías como SOI o FinFET reducen la cantidad de energía colectada por el circuito durante el impacto de una partícula, las importantes variaciones de proceso en los nodos más pequeños va a afectar su inmunidad frente a la radiación. Se demuestra que los errores inducidos por radiación pueden aumentar hasta en un 40 % en el nodo de 7nm cuando se consideran las variaciones de proceso, comparado con el caso nominal. Este incremento es de una magnitud mayor que la mejora obtenida mediante el diseño de células de memoria específicamente endurecidas frente a radiación, sugiriendo que la reducción de la variabilidad representaría una mayor mejora. ABSTRACT Reliability is becoming the main concern on integrated circuit as the technology goes beyond 22nm. Small imperfections in the device manufacturing result now in important random differences of the devices at electrical level which must be dealt with during the design. New processes and materials, required to allow the fabrication of the extremely short devices, are making new effects appear resulting ultimately on increased static power consumption, or higher vulnerability to radiation SRAMs have become the most vulnerable part of electronic systems, not only they account for more than half of the chip area of nowadays SoCs and microprocessors, but they are critical as soon as different variation sources are regarded, with failures in a single cell making the whole memory fail. This thesis addresses the different challenges that SRAM design has in the smallest technologies. In a common scenario of increasing variability, issues like energy consumption, design aware of the technology and radiation hardening are considered. First, given the increasing magnitude of device variability in the smallest nodes, as well as new sources of variability appearing as a consequence of new devices and shortened lengths, an accurate modeling of the variability is crucial. We propose to extend the injectors method that models variability at circuit level, abstracting its physical sources, to better model sub-threshold slope and drain induced barrier lowering that are gaining importance in FinFET technology. The two new proposed injectors bring an increased accuracy of figures of merit at different abstraction levels of electronic design, at transistor, gate and circuit levels. The mean square error estimating performance and stability metrics of SRAM cells is reduced by at least 1.5 and up to 7.5 while the yield estimation is improved by orders of magnitude. Low power design is a major constraint given the high-growing market of mobile devices that run on battery. It is also relevant because of the increased power densities of nowadays systems, in order to reduce the thermal dissipation and its impact on aging. The traditional approach of reducing the voltage to lower the energy consumption if challenging in the case of SRAMs given the increased impact of process variations at low voltage supplies. We propose a cell design that makes use of negative bit-line write-assist to overcome write failures as the main supply voltage is lowered. Despite using a second power source for the negative bit-line, the design achieves an energy reduction up to 20% compared to a conventional cell. A new metric, the hold trip point has been introduced to deal with new sources of failures to cells using a negative bit-line voltage, as well as an alternative method to estimate cell speed, requiring less simulations. With the continuous reduction of device sizes, new mechanisms need to be included to ease the fabrication process and to meet the performance targets of the successive nodes. As example we can consider the compressive or tensile strains included in FinFET technology, that alter the mobility of the transistors made out of the concerned fins. The effects of these mechanisms are very dependent on the layout, with transistor being affected by their neighbors, and different types of transistors being affected in a different way. We propose to use complementary SRAM cells with pMOS pass-gates in order to reduce the fin length of nMOS devices and achieve long uncut fins for the pMOS devices when the cell is included in its corresponding array. Once Shallow Trench isolation and SiGe stressors are considered the proposed design improves both kinds of transistor, boosting the performance of complementary SRAM cells by more than 10% for a same failure probability and static power consumption, with no area overhead. While radiation has been a traditional concern in space electronics, the small currents and voltages used in the latest nodes are making them more vulnerable to radiation-induced transient noise, even at ground level. Even if SOI or FinFET technologies reduce the amount of energy transferred from the striking particle to the circuit, the important process variation that the smallest nodes will present will affect their radiation hardening capabilities. We demonstrate that process variations can increase the radiation-induced error rate by up to 40% in the 7nm node compared to the nominal case. This increase is higher than the improvement achieved by radiation-hardened cells suggesting that the reduction of process variations would bring a higher improvement.

Análise do funcionamento do modulador de impulsos genérico de alta tensão (MIGAT), com base no programa de simulação PSPICE

Nesta dissertação referem-se as potencialidades dos programas simuladores de circuitos electrónicos, as suas principais vantagens e desvantagens nas fases de projecto, desenvolvimento e teste de circuitos electrónicos. Justifica-se a escolha do programa simulador Pspice, (Programa de Simulação com ênfase em Circuitos Integrados) em detrimento de outros softwares de simulação. Desenvolve-se o studo dos dispositivos semicondutores de potência (DSP) nomeadamente, díodos de potência PIN e IGBTs utilizados no Circuito Modulador de Impulsos Genéricos de Alta Tensão (MIGAT), bem como dos seus modelos equivalentes e parâmetros principais, para implementação em simulação utilizando o programa Pspice. Propõe-se um método de determinação dos parâmetros do modelo do díodo de potência utilizando essencialmente os manuais dos fabricantes. A validade dos parâmetros determinados é aferida, recorrendo-se à análise comparativa entre os dados obtidos através do modelo Pspice do díodo e as curvas características reais do componente. Referem-se as diferentes tipologias e modos de funcionamento para o circuito MIGAT, baseados no conceito do “gerador de Marx”, recorrendo unicamente a DSP. Tendo como base o simulador Pspice, analisam-se as características relevantes de funcionamento, para uma versão simplificada do circuito MIGAT que gera impulsos bipolares de alta tensão, para vários regimes de funcionamento, com diversos tipos de carga e com a inclusão de elementos parasitas (capacidades e indutâncias distribuídas) e estuda-se a influência destes elementos nos regimes de funcionamento do circuito e das condições mais favoráveis para o funcionamento dos DSP.

Projecto de um conversor redutor CC-CC comutado para SoC

A evolução da tecnologia CMOS tem possibilitado uma maior densidade de integração de circuitos tornando possível o aumento da complexidade dos sistemas. No entanto, a integração de circuitos de gestão de potência continua ainda em estudo devido à dificuldade de integrar todos os componentes. Esta solução apresenta elevadas vantagens, especialmente em aplicações electrónicas portáteis alimentadas a baterias, onde a autonomia é das principais características. No âmbito dos conversores redutores existem várias topologias de circuitos que são estudadas na área de integração. Na categoria dos conversores lineares utiliza-se o LDO (Low Dropout Regulator), apresentando no entanto baixa eficiência para relações de conversão elevadas. Os conversores comutados são elaborados através do recurso a circuitos de comutação abrupta, em que a eficiência deste tipo de conversores não depende do rácio de transformação entre a tensão de entrada e a de saída. A diminuição física dos processos CMOS tem como consequência a redução da tensão máxima que os transístores suportam, impondo o estudo de soluções tolerantes a “altatensão”, com o intuito de manter compatibilidade com tensões superiores que existam na placa onde o circuito é incluído. Os sistemas de gestão de energia são os primeiros a acompanhar esta evolução, tendo de estar aptos a fornecer a tensão que os restantes circuitos requerem. Neste trabalho é abordada uma metodologia de projecto para conversores redutores CCCC comutados em tecnologia CMOS, tendo-se maximizado a frequência com vista à integração dos componentes de filtragem em circuito integrado. A metodologia incide sobre a optimização das perdas totais inerentes à comutação e condução, dos transístores de potência e respectivos circuitos auxiliares. É apresentada uma nova metodologia para o desenvolvimento de conversores tolerantes a “alta-tensão”.

Controlador Boundary-Scan

A crescente complexidade dos sistemas electrónicos associada a um desenvolvimento nas tecnologias de encapsulamento levou à miniaturização dos circuitos integrados, provocando dificuldades e limitações no diagnóstico e detecção de falhas, diminuindo drasticamente a aplicabilidade dos equipamentos ICT. Como forma de lidar com este problema surgiu a infra-estrutura Boundary Scan descrita na norma IEEE1149.1 “Test Access Port and Boundary-Scan Architecture”, aprovada em 1990. Sendo esta solução tecnicamente viável e interessante economicamente para o diagnóstico de defeitos, efectua também outras aplicações. O SVF surgiu do desejo de incutir e fazer com que os fornecedores independentes incluíssem a norma IEEE 1149.1, é desenvolvido num formato ASCII, com o objectivo de enviar sinais, aguardar pela sua resposta, segundo a máscara de dados baseada na norma IEEE1149.1. Actualmente a incorporação do Boundary Scan nos circuitos integrados está em grande expansão e consequentemente usufrui de uma forte implementação no mercado. Neste contexto o objectivo da dissertação é o desenvolvimento de um controlador boundary scan que implemente uma interface com o PC e possibilite o controlo e monitorização da aplicação de teste ao PCB. A arquitectura do controlador desenvolvido contém um módulo de Memória de entrada, um Controlador TAP e uma Memória de saída. A implementação do controlador foi feita através da utilização de uma FPGA, é um dispositivo lógico reconfiguráveis constituído por blocos lógicos e por uma rede de interligações, ambos configuráveis, que permitem ao utilizador implementar as mais variadas funções digitais. A utilização de uma FPGA tem a vantagem de permitir a versatilidade do controlador, facilidade na alteração do seu código e possibilidade de inserir mais controladores dentro da FPGA. Foi desenvolvido o protocolo de comunicação e sincronização entre os vários módulos, permitindo o controlo e monitorização dos estímulos enviados e recebidos ao PCB, executados automaticamente através do software do Controlador TAP e de acordo com a norma IEEE 1149.1. A solução proposta foi validada por simulação utilizando o simulador da Xilinx. Foram analisados todos os sinais que constituem o controlador e verificado o correcto funcionamento de todos os seus módulos. Esta solução executa todas as sequências pretendidas e necessárias (envio de estímulos) à realização dos testes ao PCB. Recebe e armazena os dados obtidos, enviando-os posteriormente para a memória de saída. A execução do trabalho permitiu concluir que os projectos de componentes electrónicos tenderão a ser descritos num nível de abstracção mais elevado, recorrendo cada vez mais ao uso de linguagens de hardware, no qual o VHDL é uma excelente ferramenta de programação. O controlador desenvolvido será uma ferramenta bastante útil e versátil para o teste de PCBs e outras funcionalidades disponibilizadas pelas infra-estruturas BS.

Melhoria da eficiência de amplificadores de potência para sinais RF com envolvente variável

Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia Electrónica e Telecomunicações

Desenvolvimento de um Controlador de Boundary Scan (Ieee 1149.1)

Mestrado em Engenharia Electrotécnica e de Computadores - Área de Especialização em Automação e Sistemas

Conceção de um tutorial de Iniciação ao co-projeto de Hardware/software

A crescente evolução dos dispositivos contendo circuitos integrados, em especial os FPGAs (Field Programmable Logic Arrays) e atualmente os System on a chip (SoCs) baseados em FPGAs, juntamente com a evolução das ferramentas, tem deixado um espaço entre o lançamento e a produção de materiais didáticos que auxiliem os engenheiros no Co- Projecto de hardware/software a partir dessas tecnologias. Com o intuito de auxiliar na redução desse intervalo temporal, o presente trabalho apresenta o desenvolvimento de documentos (tutoriais) direcionados a duas tecnologias recentes: a ferramenta de desenvolvimento de hardware/software VIVADO; e o SoC Zynq-7000, Z-7010, ambos desenvolvidos pela Xilinx. Os documentos produzidos são baseados num projeto básico totalmente implementado em lógica programável e do mesmo projeto implementado através do processador programável embarcado, para que seja possível avaliar o fluxo de projeto da ferramenta para um projeto totalmente implementado em hardware e o fluxo de projeto para o mesmo projeto implementado numa estrutura de harware/software.

Controller implementation using analog reconfigurable hardware (FPAA)

This Thesis has the main target to make a research about FPAA/dpASPs devices and technologies applied to control systems. These devices provide easy way to emulate analog circuits that can be reconfigurable by programming tools from manufactures and in case of dpASPs are able to be dynamically reconfigurable on the fly. It is described different kinds of technologies commercially available and also academic projects from researcher groups. These technologies are very recent and are in ramp up development to achieve a level of flexibility and integration to penetrate more easily the market. As occurs with CPLD/FPGAs, the FPAA/dpASPs technologies have the target to increase the productivity, reducing the development time and make easier future hardware reconfigurations reducing the costs. FPAA/dpAsps still have some limitations comparing with the classic analog circuits due to lower working frequencies and emulation of complex circuits that require more components inside the integrated circuit. However, they have great advantages in sensor signal condition, filter circuits and control systems. This thesis focuses practical implementations of these technologies to control system PID controllers. The result of the experiments confirms the efficacy of FPAA/dpASPs on signal condition and control systems.

Sistema de comunicación con alta escala de integración, tolerante a fallas, para su utilización en microsatélites

Nuestro grupo está utilizando dos nuevas técnicas en el desarrollo electrónico aplicado a la instrumentación científica. Una es la del diseño, simulación y generación de máscaras de circuitos integrados que serán fabricados en el exterior. Otra, la implementación de sistemas utilizando Procesadores Digitales de Señales (DSPs). Actualmente se pretende estudiar, desarrollar e implementar dispositivos tolerantes a fallas para comunicaciones en el medio ambiente espacial con tecnología y presupuesto disponibles en nuestro país. La importancia del proyecto radica en que nuestra incipiente actividad espacial, necesita de la solución a los problemas asociados para producir resultados a nivel internacional. (...) Objetivos generales y específicos * Los sistemas de comunicación con alta escala de integración, tolerante a fallas, para su utilización en microsatélites se perfilan actualmente como la alternativa más viable para la investigación y el desarrollo espacial. Esto abre un conjunto de interesantes líneas de trabajo, entre las cuales se encuentra el desarrollo de dispositivos electrónicos aptos para soportar las severas condiciones impuestas por el medio ambiente espacial. El uso de elementos de muy alta escala de integración permite optimizar el aprovechamiento del espacio y potencializar la flexibilidad y perfomance de los sistemas utilizados a bordo. Pero el principal problema que presentan estos sistemas es su vulnerabilidad frente a las radiaciones, que se manifiesta, principalmente, produciendo fallas como "Latch up", corrimientos de voltajes umbrales y S.E.UP S.("Single Event Up Sets"). * Luego, el objetivo específico consiste en investigar las distintas posibilidades que ofrece el estado actual del arte para mitigar los efectos negativos de estas fallas, estudiar la factibilidad de implementación de soluciones con la tecnología y presupuesto disponibles en Argentina, aplicar estos métodos al desarrollo de dispositivos para comunicaciones que utilizan elementos de alta escala de integración y planear estrategias generales para aplicarlas a otros tipos de dispositivos.

Fallas por radiación en ci y sistemas tolerantes a fallas en tecnologías nanométricas.

En este proyecto se propone: 1- Formular y analizar los problemas actuales en las técnicas de inyección de fallas para estimar SER (Single Event Response) en los circuitos integrados, aplicandolas luego para evaluar la tolerancia a fallos de diferentes circuitos integrados analógicos/digitales. El objetivo general que se persigue es proporcionar una solución que permita realizar, de forma rápida, eficaz y a bajo costo, la inyección de fallos en los circuitos analógicos y digitales. 2- Estudiar una aproximación no intrusita de detección de fallos en CI, combinando técnicas de hardware y software para detectar errores transitorios en circuitos analógicos y digitales. Este tipo de fallos transitorios tienen una influencia importante en sistemas de microprocesadores, que afectan al flujo de datos y a la etapa de control. Con el fin de proteger el sistema, un módulo de hardware orientado a la aplicación se generará automáticamente, reconfigurándose en el sistema durante el tiempo de ejecución. Cuando se combina esto con técnicas de tolerancia a fallas basadas en programación (Software), esta solución ofrece una protección total del sistema contra fallos transitorios. La campaña de inyección de fallas se planea realizar en un microprocesador MIPS, ejecutando algún programa de evaluación, con ayuda de una plataforma genérica y versátil desarrollada en TIMA (Francia). 3- Comparar los resultados obtenidos del estudio de las técnicas de inyección con los resultados experimentales, a partir de ensayos de radiación (aceleradores de partículas, micro rayos, etc.) al exponer a los circuitos a posibles fuentes de fallas.

Análisis y diseño de filtros apilados basados en resonadores acústicos

Durant els últims anys la demanda de filtres pas banda de ràdio freqüència, de reduïdes dimensions, lleugers i d'elevades prestacions destinats a sistemes de comunicacions inalàmbriques s'ha incrementat de forma significativa. Aquests sistemes principalment són els sistemes de telefonia mòbil de tercera generació UMTS y el sistema de navegació GPS. Els filtres actuals, basats en ressonadors SAW (Surface Acoustic Wave), tenen unes dimensions reduïdes però estan limitats en freqüència (3 GHz) i la seva tecnologia no és compatible amb les tecnologies estàndards de circuits integrats. Per aquestes raons s'espera que els filtres basats en ressonadors BAW (Bulk Acoustic Wave) substitueixin als SAW. Els dos tenen dimensions similars, però els filtres BAW poden funcionar a freqüències superiors a 3 GHz, poden treballar amb nivells de potència majors, i és important destacar el fet que la seva tecnologia és compatible amb les tecnologies estàndards de circuits integrats. La investigació en l'àmbit dels filtres BAW s'ha centrat en millorar els processos tecnològics i la qualitat dels materials, però s'ha treballat poc en l'adaptació de les tècniques sistemàtiques de disseny de filtres a les particularitats d'aquesta tecnologia, per tant el principal objectiu d'aquest treball és presentar mètodes sistemàtics per al disseny de filtres BAW, centrant-se en l'estudi d’estructures apilades.

Desenvolvimento de software e hardware para irrigação de precisão usando pivô central

O presente trabalho teve por objetivo desenvolver softwares e hardwares para aplicação ao monitoramento e controle automático para a irrigação de precisão usando sistemas do tipo pivô central. O trabalho foi desenvolvido no Departamento de Engenharia Rural - LER, da Escola Superior de Agricultura "Luiz de Queiroz" - ESALQ, da Universidade de São Paulo - USP, em Piracicaba - SP. Foram utilizados componentes eletrônicos discretos, circuitos integrados diversos, módulos de radiofreqüência, microcontroladores da família Basic Step e um microcomputador. Foram utilizadas as linguagens Delphi e TBasic. O hardware é constituído de dois circuitos eletrônicos, sendo um deles para "interface" com o computador e o outro para monitoramento e transmissão da leitura de tensiômetros para o computador via radiofreqüência. Foram feitas avaliações do alcance e da eficiência na transmissão de dados dos módulos de radiofreqüência e do desempenho do software e do hardware. Os resultados mostraram que tanto os circuitos quanto os aplicativos desenvolvidos apresentaram funcionamento satisfatório. Os testes de comunicação dos rádios indicaram que esses possuem alcance máximo de 50 m. Concluiu-se que o sistema desenvolvido tem grande potencial para utilização em sistemas de irrigação de precisão usando pivô central, bastando para isso que o alcance dos rádios seja aumentado.

In situ (enciclopèdia audiovisual de les ciències i les tècniques) :electrònica. 'In situ (enciclopedia audiovisual de las ciencias y las técnicas) : electrónica'.

Este vídeo forma parte de la Enciclopedia Audiovisual de las Ciencias y las Técnicas, y se estructura en capítulos de cuatro minutos. Cada capítulo expone el estudio de un objeto o fenómeno científico y propone: recordatorios, definiciones, exploraciones para entender mejor un funcionamiento, animaciones para representar fenómenos complejos, descubrimientos y aplicaciones y puntos que remiten a otros capítulos de la enciclopedia directamente relacionados con el tema que se trata. Los capítulos incluidos en este volumen son: el lector láser; el televisor; el magnetoscopio; la cámara de vídeo; el tubo catódico; el receptor de radio; el amplificador; los circuitos integrados; el transistor; el efecto transistor; el diodo; los semiconductores y, el circuito lógico.

Reutilización a escala micrométrica de la energía solar y mecánica de nuestro entorno y su influencia en el desarrollo industrial.

El proyecto persigue varias finalidades: ofrecer a los alumnos la posibilidad de adquirir destrezas en el uso de un software que les haga más fácil comprender algunos de los contenidos del currículo de la asignatura de Tecnología Industrial; diseñar dos unidades didácticas para proponer al alumnado, con ellas se llevará a la práctica la primera finalidad; conseguir en el alumnado un interés por la investigación y la innovación y que adquirieran destrezas en el uso de las TIC para exponer sus ideas públicamente con la mayor eficiencia y claridad posibles. Se busca que los contenidos meramente teóricos del currículo como la fabricación de circuitos integrados, el comportamiento de materiales piezoeléctricos o bimetálicos, el funcionamiento de las placas solares y de ello la posibilidad de convertir energía solar en eléctrica o la reutilización de la energía que nos rodea sea lo más práctico posible. Las posibilidades que ofrecen los scavengers piezoeléctricos para convertir energía mecánica de vibración, en energía eléctrica para recargar baterías y permitir el funcionamiento autónomo de equipos electrónicos es algo innovador, interesante y atractivo para el alumnado. El trabajo del profesorado, las instalaciones que se ponen a disposición de los alumnos de la ETS de Ingenieros Industriales de Ciudad Real y el interés mostrado por los alumnos, confirman que se cumple con la finalidad que se perseguía con el proyecto. La instalación de una placa solar en el IES Ribera de Bullaque que mantiene iluminado un hall exclusivamente con energía solar es un logro más de este proyecto, sobre todo, teniendo en cuenta el interés de los alumnos durante su instalación.