Design de unidades funcionais: plataforma para o desenvolvimento novos produtos universidade-indústria

Este trabalho de investigação teve como principais objetivos, por um lado, procurar as relações existentes entre a Instituição Ensino Superior de Design (IES-D) e as empresas, por outro, configurar um modelo que permitisse criar uma plataforma de inovação para o desenvolvimento de novos produtos na IES-D num contexto globalizado. Nos últimos anos, o setor “ensino superior” na Europa e em várias partes do mundo passou por grandes mudanças, o que acentuou o ambiente competitivo entre as IES, incluindo as de Design. Neste âmbito, procurou-se demonstrar o novo posicionamento estratégico da IES-D perante o mercado, e quais as ações a desenvolver que possibilitam alcançar uma vantagem competitiva sustentável. Primeiro, considerou-se fundamental identificar a importância do design perante o ensino, a situação mundial e a mudança da cultura económica. Depois, assinalaram-se as iniciativas de promoção do design e as políticas de inovação europeias. E por fim, reuniram-se os aspetos que obrigam as IES-D a assumir novos papéis de interação com o mercado. Por análise comparativa internacional procedeu-se à seleção de uma amostra de dezoito (18) IES-D – dez europeias, quatro norte americanas e quatro asiáticas. Instituições de ensino com tipologias diversas e pertencentes a distintos contextos socioeconómicos. A caracterização da amostra através de análise estrutural permitiu identificar aspetos comuns às IES-D – ações estratégicas que servem para promover a inovação. Para explicitar a interação do sistema formado por esses elementos comuns, configurou-se um modelo concetual – Hexágono da Inovação (HI). O modelo, enquanto instrumento de análise, permite criar um padrão da inovação da IES-D e posicioná-la perante o setor - ensino superior de design. Foi também realizado um ensaio da aplicabilidade do modelo concetual HI na ESAD.cr/IPL. Através da implementação da plataforma de inovação - ESAD Design Studio - Centro de Estudos e Investigação em Design (EDS/CEID), foram ensaiadas as ações necessárias para promover o design estratégico e o design de inovação.

Prevalência da violência doméstica nos adultos que recorrerem aos serviços de saúde no distrito de Évora

Introdução: É crucial conhecer a prevalência periódica e a prevalência ao longo da vida da violência domestica (VD), mesmo sabendo que é virtualmente impossível medir este fenómeno com absoluta precisão. Objetivo: Conhecer a prevalência periódica e ao longo da vida, da violência doméstica nos adultos que recorram aos serviços de saúde. Metodologia: Este estudo será essencialmente de natureza quantitativa epidemiológica. A amostra foi intencional e constituída por todas as pessoas com 18 anos ou mais que durante um período de 3 meses acorreram a qualquer uma das unidades funcionais dos cuidados de saúde Primários. Resultados: A nossa amostra é constituída por 648 participantes. Relativamente aos dados socio biográficos, verificámos que as idades variam entre os 18 anos e os 91 anos com uma média de 45,73 anos, a maioria pertence ao sexo feminino e estado civil casado. Verificámos que do total da amostra 20,9% (143 inquiridos) já sofreram algum tipo de violência ao longo da vida e apenas 5% do total da amostra referiu ter sido vítima de VD no último ano, em ambos os períodos a maior parte sofreu violência psicológica. Relativamente ao responsável pela violência verificámos que na maior parte (7,9%) das vezes foi o marido/companheiro. Verificámos que 18,4% das vítimas eram do sexo feminino. Quanto a avaliação do risco, verificámos que a maior parte da amostra (25,8%) apresenta um score de 4, ou seja apresenta um risco variável. Conclusões: Concluímos que estão mais expostos à VD as pessoas que, sabem ler ou escrever, sem qualquer grau; terem entre 80-89 anos. O tipo de violência mais frequentemente utilizado é a combinação de VD psicológica, física e financeira.

Fiber optic sensors for the biomechanical study of the intervertebral disc

O presente trabalho teve como objetivo principal estudar o comportamento mecânico do disco intervertebral recorrendo a sensores em fibra ótica. Na expetativa de efetuar o melhor enquadramento do tema foi efetuada uma revisão exaustiva das várias configurações de sensores em fibra ótica que têm vindo a ser utilizadas em aplicações biomédicas e biomecânicas, nomeadamente para medição de temperatura, deformação, força e pressão. Nesse âmbito, procurou-se destacar as potencialidades dos sensores em fibra ótica e apresentá-los como uma tecnologia alternativa ou até de substituição das tecnologias associadas a sensores convencionais. Tendo em vista a aplicação de sensores em fibra ótica no estudo do comportamento do disco intervertebral efetuou-se também uma revisão exaustiva da coluna vertebral e, particularmente, do conceito de unidade funcional. A par de uma descrição anatómica e funcional centrada no disco intervertebral, vértebras adjacentes e ligamentos espinais foram ainda destacadas as suas propriedades mecânicas e descritos os procedimentos mais usuais no estudo dessas propriedades. A componente experimental do presente trabalho descreve um conjunto de experiências efetuadas com unidades funcionais cadavéricas utilizando sensores convencionais e sensores em fibra ótica com vista à medição da deformação do disco intervertebral sob cargas compressivas uniaxiais. Inclui ainda a medição in vivo da pressão intradiscal num disco lombar de uma ovelha sob efeito de anestesia. Para esse efeito utilizou-se um sensor comercial em fibra ótica e desenvolveu-se a respetiva unidade de interrogação. Finalmente apresenta-se os resultados da investigação em curso que tem como objetivo propor e desenvolver protótipos de sensores em fibra ótica para aplicações biomédicas e biomecânicas. Nesse sentido, são apresentadas duas soluções de sensores interferométricos para medição da pressão em fluídos corporais.

Intervenção nutricional numa população hospitalizada em função do risco e estado nutricional

Relatório de estágio de mestrado, Nutrição Clínica, Universidade de Lisboa, Faculdade de Medicina, 2015

Caraterização e análise das admissões hospitalares na urgência do Centro Hospitalar Lisboa Central, EPE : um estudo com os utentes inscritos no Agrupamento de Centros de Saúde de Lisboa Central

RESUMO - Objetivo: Caraterizar e analisar o acesso dos utentes inscritos no Agrupamento de Centros de Saúde Lisboa Central ao serviço de urgência do hospital de referência (Hospital de S. José). Metodologia: O presente estudo é do tipo observacional, descritivo, transversal e exploratório. A análise da informação incidiu sobre a base de dados cedida pelo CHLC que continha os registos de todas as admissões do ano de 2014 referentes ao Serviço de Urgência Polivalente do CHLC, foram analisados 81928 episódios e 15042 episódios referentes a utentes frequentadores. Resultados: A proximidade ao SU é um fator que potencia a procura de cuidados hospitalares urgentes, no entanto, o facto de o utente não possuir médico de família não se encontra relacionado com a procura do serviço de urgência. Metades das admissões são consideradas “pouco urgentes” (pulseira verde), não existindo uma variação significativa entre as unidades funcionais e o tipo de modelo das mesmas (UCSP ou USF) no que respeita à procura das urgências por parte dos seus utentes. Conclui-se ainda que o horário de funcionamento dos CSP encontra-se de acordo com as necessidades dos utentes considerando que a maior procura de cuidados urgentes ocorre durante o horário de funcionamento dos centros de saúde. Conclusões: A procura de cuidados hospitalares urgentes por parte dos utentes do ACES Lisboa Central é significativa e maioritariamente injustificada do ponto de vista clínico, pelo que revela-se necessário repensar nas estratégias ao nível dos CSP para responder às efetivas necessidades em saúde.

Proposta de conjunto de simulações para análise de desempenho de processadores superescalares e ensino de arquitetura de computadores

O objetivo deste trabalho é a definição de um conjunto de roteiros para o ensino de arquitetura de computadores com enfoque em arquiteturas superescalares. O procedimento é baseado em simulação e verificação da influência dos parâmetros arquiteturais dos processadores, em termos funcionais e de desempenho. É dada ênfase a conceitos como memória cache, predição de desvio, execução fora de ordem, unidades funcionais e etc. Através do estudo e avaliação dos parâmetros que constituem estes conceitos, procurava-se através dos roteiros identificar as configurações com melhor desempenho. Para a implementação destes roteiros é dotado o conjunto de ferramentas de simulação SimpleScalar. Este conjunto, além de estar disponibilizado em código aberto na página oficial das ferramentas, traz como vantagem a possibilidade de alteração do código para fins de pesquisa. Este trabalho e os roteiros que o compõem têm como objetivos auxiliar professores e estimular os alunos através de simulações, como forma didática de testar conceitos vistos em sala de aula. Os roteiros são apresentados com os respectivos resultados de simulação e incrementados com comentários e sugestões de um conjunto de perguntas e respostas para que o trabalho possa ter continuidade necessária, partindo da sala de aula para a simulação, busca de respostas e culminando com um relatório final a ser avaliado.

Reusing values in a dynamic conditional execution architecture

A Execução Condicional Dinâmica (DCE) é uma alternativa para redução dos custos relacionados a desvios previstos incorretamente. A idéia básica é buscar todos os fluxos produzidos por um desvio que obedecem algumas restrições relativas à complexidade e tamanho. Como conseqüência, um número menor de previsões é executado, e assim, um número mais baixo de desvios é incorretamente previsto. Contudo, tal como outras soluções multi-fluxo, o DCE requer uma estrutura de controle mais complexa. Na arquitetura DCE, é observado que várias réplicas da mesma instrução são despachadas para as unidades funcionais, bloqueando recursos que poderiam ser utilizados por outras instruções. Essas réplicas são geradas após o ponto de convergência dos diversos fluxos em execução e são necessárias para garantir a semântica correta entre instruções dependentes de dados. Além disso, o DCE continua produzindo réplicas até que o desvio que gerou os fluxos seja resolvido. Assim, uma seção completa do código pode ser replicado, reduzindo o desempenho. Uma alternativa natural para esse problema é reusar essas seções (ou traços) que são replicadas. O objetivo desse trabalho é analisar e avaliar a efetividade do reuso de valores na arquitetura DCE. Como será apresentado, o princípio do reuso, em diferentes granularidades, pode reduzir efetivamente o problema das réplicas e levar a aumentos de desempenho.

Previsão de desvios em arquiteturas multitarefas simultâneas

A exploração do paralelismo no nível de instrução (ILP) em arquiteturas superescalares é limitada fortemente pelas dependências de controle, as quais são ocasionadas pelas instruções de desvio, e pelas dependências de dados. As arquiteturas SMT (Simultaneous MultiThreaded) buscam explorar um novo nível de paralelismo, denominado paralelismo no nível de tarefa (TLP), para buscar e executar instruções de diversas tarefas ao mesmo tempo. Com isso, enquanto uma tarefa está bloqueada por dependências de controle e de dados, outras tarefas podem continuar executando, mascarando assim as latências de previsões incorretas e de acessos à memória, usando mais eficientemente as unidades funcionais e demais recursos disponíveis. Contudo, o projeto dessas arquiteturas continua a esbarrar nos mesmos problemas associados ao uso de técnicas utilizadas para a exploração de ILP, como a previsão de devios. Além disso, essas arquiteturas trazem novos desafios, como a determinação da maneira mais eficiente de distribuição/compartilhamento de recursos entre as tarefas. Nesse trabalho será apresentada uma topologia para as tabelas de previsão de desvios em arquiteturas multitarefas simultâneas. Além disso, serão desenvolvidas duas análises complementares acerca de previsão de desvios: o impacto da taxa de acertos da previsão de desvios em arquiteturas com pipelines profundos e o impacto da taxa de acerto na previsão do alvo de um desvio. Entre as principais contribuições do trabalho pode-se citar a definição de uma estrutura particionada para as tabelas de previsão em arquiteturas SMT, aliando desempenho a um menor custo de implementação em uma arquitetura real. Além disso, é mostrado que a taxa de acerto da previsão de desvios tem um grande impacto no desempenho das arquiteturas SMT com pipelines profundos, bem como nas causas de bloqueio do estágio de busca quando utiliza-se cache de instruções bloqueantes.

Estudo da relação do desenvolvimento psicomotor e o aproveitamento escolar no ensino primário

Orientador: Agostinho Dias de Sousa Ribeiro

Metodologia para adaptação de microarquiteturas microprogramadas soft-core à uma ISA padrão: estudo do impacto sobre a complexidade de hardware para o padrão MIPS

In academia, it is common to create didactic processors, facing practical disciplines in the area of Hardware Computer and can be used as subjects in software platforms, operating systems and compilers. Often, these processors are described without ISA standard, which requires the creation of compilers and other basic software to provide the hardware / software interface and hinder their integration with other processors and devices. Using reconfigurable devices described in a HDL language allows the creation or modification of any microarchitecture component, leading to alteration of the functional units of data path processor as well as the state machine that implements the control unit even as new needs arise. In particular, processors RISP enable modification of machine instructions, allowing entering or modifying instructions, and may even adapt to a new architecture. This work, as the object of study addressing educational soft-core processors described in VHDL, from a proposed methodology and its application on two processors with different complexity levels, shows that it s possible to tailor processors for a standard ISA without causing an increase in the level hardware complexity, ie without significant increase in chip area, while its level of performance in the application execution remains unchanged or is enhanced. The implementations also allow us to say that besides being possible to replace the architecture of a processor without changing its organization, RISP processor can switch between different instruction sets, which can be expanded to toggle between different ISAs, allowing a single processor become adaptive hybrid architecture, which can be used in embedded systems and heterogeneous multiprocessor environments

Simulação de reservatórios de petróleo em ambiente MPSoC

The constant increase of complexity in computer applications demands the development of more powerful hardware support for them. With processor's operational frequency reaching its limit, the most viable solution is the use of parallelism. Based on parallelism techniques and the progressive growth in the capacity of transistors integration in a single chip is the concept of MPSoCs (Multi-Processor System-on-Chip). MPSoCs will eventually become a cheaper and faster alternative to supercomputers and clusters, and applications developed for these high performance systems will migrate to computers equipped with MP-SoCs containing dozens to hundreds of computation cores. In particular, applications in the area of oil and natural gas exploration are also characterized by the high processing capacity required and would benefit greatly from these high performance systems. This work intends to evaluate a traditional and complex application of the oil and gas industry known as reservoir simulation, developing a solution with integrated computational systems in a single chip, with hundreds of functional unities. For this, as the STORM (MPSoC Directory-Based Platform) platform already has a shared memory model, a new distributed memory model were developed. Also a message passing library has been developed folowing MPI standard

Implementação da técnica de software pipelining na rede em chip IPNoSyS

Alongside the advances of technologies, embedded systems are increasingly present in our everyday. Due to increasing demand for functionalities, many tasks are split among processors, requiring more efficient communication architectures, such as networks on chip (NoC). The NoCs are structures that have routers with channel point-to-point interconnect the cores of system on chip (SoC), providing communication. There are several networks on chip in the literature, each with its specific characteristics. Among these, for this work was chosen the Integrated Processing System NoC (IPNoSyS) as a network on chip with different characteristics compared to general NoCs, because their routing components also accumulate processing function, ie, units have functional able to execute instructions. With this new model, packets are processed and routed by the router architecture. This work aims at improving the performance of applications that have repetition, since these applications spend more time in their execution, which occurs through repeated execution of his instructions. Thus, this work proposes to optimize the runtime of these structures by employing a technique of instruction-level parallelism, in order to optimize the resources offered by the architecture. The applications are tested on a dedicated simulator and the results compared with the original version of the architecture, which in turn, implements only packet level parallelism

Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

Influência da desidratação no comportamento mecânico do disco intervertebral lombar

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Insuficiência renal crônica em cães

The kidneys, for his anatomical and functional characteristics, are sensitive to affections that take the liberation of renal toxins or the blood supply, causing irreversible injuries to his renoparenchymal tissue that is substituted by fibrous tissue. Even after the resolution of the basic cause, there will be the loss of a significant number of his functional unity, renal adaptations will take place in the attempt of maintaining the renal function. These adaptations produce additional injuries, perpetuating to loss of renoparenchymal tissue and the reduction of the renal function. The renal insufficiency (IR) takes place after the loss of 3/4 of the number of his functional unities. Before the progression to the phase of IR, the animal shows up practically without symptoms, but for the gradual increase of the urinary and of the ingestion of water. The reduction of the degree of renal function leads to alterations system compensatory for the accumulation of substances that would suffer renal excretion. The progression of IR leads to the phase of the syndrome urêmica. In this phase the animal presents innumerable clinical signs that can take it to the death. The treatment is symptomatic and dietetic, but depending on the phase not much efficient. Because of being progressive and insidious, the IRC demands the preparation of campaigns and programs of explanation for the veterinary doctors who aim for the consciousness and/or sensibility of the owners to carry out periodic examinations of selection that precociously detect the renal dysfunction. The diagnosis in the beginning IR enables the efficiency of the treatment in stop or slowing his progression, extending the time and quality of life of the patient