Análisis comparativo del uso de STMs en a códigos de reducción irregulares

La memoria transaccional (TM) constituye un paradigma de concurrencia optimista en arquitecturas multinúcleo que puede ser de utilidad en la explotación de paralelismo en aplicaciones irregulares, en las que la información sobre las dependencias de datos no está disponible hasta la ejecución. Este trabajo presenta y discute cómo aprovechar las características de un sistema STM (software transactio- nal memory) en patrones de computación que involucren operaciones de reducción, ligadas frecuentemente a aplicaciones irregulares. Con el fin de comparar el uso de enfoques STM en esta clase de patrones con otras soluciones más clásicas, se ha implementa do como prueba de concepto un sistema STM, que denominaremos ReduxSTM, que combina dos ideas: una consolidación (commit) ordenada de las transacciones, que asegura una equivalencia con la ejecución secuencial del código; y una extensión del mecanismo de privatización subyacente al sistema STM que contempla las operaciones de reducción.

Run-Time Dynamically-Adaptable FPGA-Based Architecture for High-Performance Autonomous Distributed Systems

Esta tesis doctoral se enmarca dentro del campo de los sistemas embebidos reconfigurables, redes de sensores inalámbricas para aplicaciones de altas prestaciones, y computación distribuida. El documento se centra en el estudio de alternativas de procesamiento para sistemas embebidos autónomos distribuidos de altas prestaciones (por sus siglas en inglés, High-Performance Autonomous Distributed Systems (HPADS)), así como su evolución hacia el procesamiento de alta resolución. El estudio se ha llevado a cabo tanto a nivel de plataforma como a nivel de las arquitecturas de procesamiento dentro de la plataforma con el objetivo de optimizar aspectos tan relevantes como la eficiencia energética, la capacidad de cómputo y la tolerancia a fallos del sistema. Los HPADS son sistemas realimentados, normalmente formados por elementos distribuidos conectados o no en red, con cierta capacidad de adaptación, y con inteligencia suficiente para llevar a cabo labores de prognosis y/o autoevaluación. Esta clase de sistemas suele formar parte de sistemas más complejos llamados sistemas ciber-físicos (por sus siglas en inglés, Cyber-Physical Systems (CPSs)). Los CPSs cubren un espectro enorme de aplicaciones, yendo desde aplicaciones médicas, fabricación, o aplicaciones aeroespaciales, entre otras muchas. Para el diseño de este tipo de sistemas, aspectos tales como la confiabilidad, la definición de modelos de computación, o el uso de metodologías y/o herramientas que faciliten el incremento de la escalabilidad y de la gestión de la complejidad, son fundamentales. La primera parte de esta tesis doctoral se centra en el estudio de aquellas plataformas existentes en el estado del arte que por sus características pueden ser aplicables en el campo de los CPSs, así como en la propuesta de un nuevo diseño de plataforma de altas prestaciones que se ajuste mejor a los nuevos y más exigentes requisitos de las nuevas aplicaciones. Esta primera parte incluye descripción, implementación y validación de la plataforma propuesta, así como conclusiones sobre su usabilidad y sus limitaciones. Los principales objetivos para el diseño de la plataforma propuesta se enumeran a continuación: • Estudiar la viabilidad del uso de una FPGA basada en RAM como principal procesador de la plataforma en cuanto a consumo energético y capacidad de cómputo. • Propuesta de técnicas de gestión del consumo de energía en cada etapa del perfil de trabajo de la plataforma. •Propuestas para la inclusión de reconfiguración dinámica y parcial de la FPGA (por sus siglas en inglés, Dynamic Partial Reconfiguration (DPR)) de forma que sea posible cambiar ciertas partes del sistema en tiempo de ejecución y sin necesidad de interrumpir al resto de las partes. Evaluar su aplicabilidad en el caso de HPADS. Las nuevas aplicaciones y nuevos escenarios a los que se enfrentan los CPSs, imponen nuevos requisitos en cuanto al ancho de banda necesario para el procesamiento de los datos, así como en la adquisición y comunicación de los mismos, además de un claro incremento en la complejidad de los algoritmos empleados. Para poder cumplir con estos nuevos requisitos, las plataformas están migrando desde sistemas tradicionales uni-procesador de 8 bits, a sistemas híbridos hardware-software que incluyen varios procesadores, o varios procesadores y lógica programable. Entre estas nuevas arquitecturas, las FPGAs y los sistemas en chip (por sus siglas en inglés, System on Chip (SoC)) que incluyen procesadores embebidos y lógica programable, proporcionan soluciones con muy buenos resultados en cuanto a consumo energético, precio, capacidad de cómputo y flexibilidad. Estos buenos resultados son aún mejores cuando las aplicaciones tienen altos requisitos de cómputo y cuando las condiciones de trabajo son muy susceptibles de cambiar en tiempo real. La plataforma propuesta en esta tesis doctoral se ha denominado HiReCookie. La arquitectura incluye una FPGA basada en RAM como único procesador, así como un diseño compatible con la plataforma para redes de sensores inalámbricas desarrollada en el Centro de Electrónica Industrial de la Universidad Politécnica de Madrid (CEI-UPM) conocida como Cookies. Esta FPGA, modelo Spartan-6 LX150, era, en el momento de inicio de este trabajo, la mejor opción en cuanto a consumo y cantidad de recursos integrados, cuando además, permite el uso de reconfiguración dinámica y parcial. Es importante resaltar que aunque los valores de consumo son los mínimos para esta familia de componentes, la potencia instantánea consumida sigue siendo muy alta para aquellos sistemas que han de trabajar distribuidos, de forma autónoma, y en la mayoría de los casos alimentados por baterías. Por esta razón, es necesario incluir en el diseño estrategias de ahorro energético para incrementar la usabilidad y el tiempo de vida de la plataforma. La primera estrategia implementada consiste en dividir la plataforma en distintas islas de alimentación de forma que sólo aquellos elementos que sean estrictamente necesarios permanecerán alimentados, cuando el resto puede estar completamente apagado. De esta forma es posible combinar distintos modos de operación y así optimizar enormemente el consumo de energía. El hecho de apagar la FPGA para ahora energía durante los periodos de inactividad, supone la pérdida de la configuración, puesto que la memoria de configuración es una memoria volátil. Para reducir el impacto en el consumo y en el tiempo que supone la reconfiguración total de la plataforma una vez encendida, en este trabajo, se incluye una técnica para la compresión del archivo de configuración de la FPGA, de forma que se consiga una reducción del tiempo de configuración y por ende de la energía consumida. Aunque varios de los requisitos de diseño pueden satisfacerse con el diseño de la plataforma HiReCookie, es necesario seguir optimizando diversos parámetros tales como el consumo energético, la tolerancia a fallos y la capacidad de procesamiento. Esto sólo es posible explotando todas las posibilidades ofrecidas por la arquitectura de procesamiento en la FPGA. Por lo tanto, la segunda parte de esta tesis doctoral está centrada en el diseño de una arquitectura reconfigurable denominada ARTICo3 (Arquitectura Reconfigurable para el Tratamiento Inteligente de Cómputo, Confiabilidad y Consumo de energía) para la mejora de estos parámetros por medio de un uso dinámico de recursos. ARTICo3 es una arquitectura de procesamiento para FPGAs basadas en RAM, con comunicación tipo bus, preparada para dar soporte para la gestión dinámica de los recursos internos de la FPGA en tiempo de ejecución gracias a la inclusión de reconfiguración dinámica y parcial. Gracias a esta capacidad de reconfiguración parcial, es posible adaptar los niveles de capacidad de procesamiento, energía consumida o tolerancia a fallos para responder a las demandas de la aplicación, entorno, o métricas internas del dispositivo mediante la adaptación del número de recursos asignados para cada tarea. Durante esta segunda parte de la tesis se detallan el diseño de la arquitectura, su implementación en la plataforma HiReCookie, así como en otra familia de FPGAs, y su validación por medio de diferentes pruebas y demostraciones. Los principales objetivos que se plantean la arquitectura son los siguientes: • Proponer una metodología basada en un enfoque multi-hilo, como las propuestas por CUDA (por sus siglas en inglés, Compute Unified Device Architecture) u Open CL, en la cual distintos kernels, o unidades de ejecución, se ejecuten en un numero variable de aceleradores hardware sin necesidad de cambios en el código de aplicación. • Proponer un diseño y proporcionar una arquitectura en la que las condiciones de trabajo cambien de forma dinámica dependiendo bien de parámetros externos o bien de parámetros que indiquen el estado de la plataforma. Estos cambios en el punto de trabajo de la arquitectura serán posibles gracias a la reconfiguración dinámica y parcial de aceleradores hardware en tiempo real. • Explotar las posibilidades de procesamiento concurrente, incluso en una arquitectura basada en bus, por medio de la optimización de las transacciones en ráfaga de datos hacia los aceleradores. •Aprovechar las ventajas ofrecidas por la aceleración lograda por módulos puramente hardware para conseguir una mejor eficiencia energética. • Ser capaces de cambiar los niveles de redundancia de hardware de forma dinámica según las necesidades del sistema en tiempo real y sin cambios para el código de aplicación. • Proponer una capa de abstracción entre el código de aplicación y el uso dinámico de los recursos de la FPGA. El diseño en FPGAs permite la utilización de módulos hardware específicamente creados para una aplicación concreta. De esta forma es posible obtener rendimientos mucho mayores que en el caso de las arquitecturas de propósito general. Además, algunas FPGAs permiten la reconfiguración dinámica y parcial de ciertas partes de su lógica en tiempo de ejecución, lo cual dota al diseño de una gran flexibilidad. Los fabricantes de FPGAs ofrecen arquitecturas predefinidas con la posibilidad de añadir bloques prediseñados y poder formar sistemas en chip de una forma más o menos directa. Sin embargo, la forma en la que estos módulos hardware están organizados dentro de la arquitectura interna ya sea estática o dinámicamente, o la forma en la que la información se intercambia entre ellos, influye enormemente en la capacidad de cómputo y eficiencia energética del sistema. De la misma forma, la capacidad de cargar módulos hardware bajo demanda, permite añadir bloques redundantes que permitan aumentar el nivel de tolerancia a fallos de los sistemas. Sin embargo, la complejidad ligada al diseño de bloques hardware dedicados no debe ser subestimada. Es necesario tener en cuenta que el diseño de un bloque hardware no es sólo su propio diseño, sino también el diseño de sus interfaces, y en algunos casos de los drivers software para su manejo. Además, al añadir más bloques, el espacio de diseño se hace más complejo, y su programación más difícil. Aunque la mayoría de los fabricantes ofrecen interfaces predefinidas, IPs (por sus siglas en inglés, Intelectual Property) comerciales y plantillas para ayudar al diseño de los sistemas, para ser capaces de explotar las posibilidades reales del sistema, es necesario construir arquitecturas sobre las ya establecidas para facilitar el uso del paralelismo, la redundancia, y proporcionar un entorno que soporte la gestión dinámica de los recursos. Para proporcionar este tipo de soporte, ARTICo3 trabaja con un espacio de soluciones formado por tres ejes fundamentales: computación, consumo energético y confiabilidad. De esta forma, cada punto de trabajo se obtiene como una solución de compromiso entre estos tres parámetros. Mediante el uso de la reconfiguración dinámica y parcial y una mejora en la transmisión de los datos entre la memoria principal y los aceleradores, es posible dedicar un número variable de recursos en el tiempo para cada tarea, lo que hace que los recursos internos de la FPGA sean virtualmente ilimitados. Este variación en el tiempo del número de recursos por tarea se puede usar bien para incrementar el nivel de paralelismo, y por ende de aceleración, o bien para aumentar la redundancia, y por lo tanto el nivel de tolerancia a fallos. Al mismo tiempo, usar un numero óptimo de recursos para una tarea mejora el consumo energético ya que bien es posible disminuir la potencia instantánea consumida, o bien el tiempo de procesamiento. Con el objetivo de mantener los niveles de complejidad dentro de unos límites lógicos, es importante que los cambios realizados en el hardware sean totalmente transparentes para el código de aplicación. A este respecto, se incluyen distintos niveles de transparencia: • Transparencia a la escalabilidad: los recursos usados por una misma tarea pueden ser modificados sin que el código de aplicación sufra ningún cambio. • Transparencia al rendimiento: el sistema aumentara su rendimiento cuando la carga de trabajo aumente, sin cambios en el código de aplicación. • Transparencia a la replicación: es posible usar múltiples instancias de un mismo módulo bien para añadir redundancia o bien para incrementar la capacidad de procesamiento. Todo ello sin que el código de aplicación cambie. • Transparencia a la posición: la posición física de los módulos hardware es arbitraria para su direccionamiento desde el código de aplicación. • Transparencia a los fallos: si existe un fallo en un módulo hardware, gracias a la redundancia, el código de aplicación tomará directamente el resultado correcto. • Transparencia a la concurrencia: el hecho de que una tarea sea realizada por más o menos bloques es transparente para el código que la invoca. Por lo tanto, esta tesis doctoral contribuye en dos líneas diferentes. En primer lugar, con el diseño de la plataforma HiReCookie y en segundo lugar con el diseño de la arquitectura ARTICo3. Las principales contribuciones de esta tesis se resumen a continuación. • Arquitectura de la HiReCookie incluyendo: o Compatibilidad con la plataforma Cookies para incrementar las capacidades de esta. o División de la arquitectura en distintas islas de alimentación. o Implementación de los diversos modos de bajo consumo y políticas de despertado del nodo. o Creación de un archivo de configuración de la FPGA comprimido para reducir el tiempo y el consumo de la configuración inicial. • Diseño de la arquitectura reconfigurable para FPGAs basadas en RAM ARTICo3: o Modelo de computación y modos de ejecución inspirados en el modelo de CUDA pero basados en hardware reconfigurable con un número variable de bloques de hilos por cada unidad de ejecución. o Estructura para optimizar las transacciones de datos en ráfaga proporcionando datos en cascada o en paralelo a los distinto módulos incluyendo un proceso de votado por mayoría y operaciones de reducción. o Capa de abstracción entre el procesador principal que incluye el código de aplicación y los recursos asignados para las diferentes tareas. o Arquitectura de los módulos hardware reconfigurables para mantener la escalabilidad añadiendo una la interfaz para las nuevas funcionalidades con un simple acceso a una memoria RAM interna. o Caracterización online de las tareas para proporcionar información a un módulo de gestión de recursos para mejorar la operación en términos de energía y procesamiento cuando además se opera entre distintos nieles de tolerancia a fallos. El documento está dividido en dos partes principales formando un total de cinco capítulos. En primer lugar, después de motivar la necesidad de nuevas plataformas para cubrir las nuevas aplicaciones, se detalla el diseño de la plataforma HiReCookie, sus partes, las posibilidades para bajar el consumo energético y se muestran casos de uso de la plataforma así como pruebas de validación del diseño. La segunda parte del documento describe la arquitectura reconfigurable, su implementación en varias FPGAs, y pruebas de validación en términos de capacidad de procesamiento y consumo energético, incluyendo cómo estos aspectos se ven afectados por el nivel de tolerancia a fallos elegido. Los capítulos a lo largo del documento son los siguientes: El capítulo 1 analiza los principales objetivos, motivación y aspectos teóricos necesarios para seguir el resto del documento. El capítulo 2 está centrado en el diseño de la plataforma HiReCookie y sus posibilidades para disminuir el consumo de energía. El capítulo 3 describe la arquitectura reconfigurable ARTICo3. El capítulo 4 se centra en las pruebas de validación de la arquitectura usando la plataforma HiReCookie para la mayoría de los tests. Un ejemplo de aplicación es mostrado para analizar el funcionamiento de la arquitectura. El capítulo 5 concluye esta tesis doctoral comentando las conclusiones obtenidas, las contribuciones originales del trabajo y resultados y líneas futuras. ABSTRACT This PhD Thesis is framed within the field of dynamically reconfigurable embedded systems, advanced sensor networks and distributed computing. The document is centred on the study of processing solutions for high-performance autonomous distributed systems (HPADS) as well as their evolution towards High performance Computing (HPC) systems. The approach of the study is focused on both platform and processor levels to optimise critical aspects such as computing performance, energy efficiency and fault tolerance. HPADS are considered feedback systems, normally networked and/or distributed, with real-time adaptive and predictive functionality. These systems, as part of more complex systems known as Cyber-Physical Systems (CPSs), can be applied in a wide range of fields such as military, health care, manufacturing, aerospace, etc. For the design of HPADS, high levels of dependability, the definition of suitable models of computation, and the use of methodologies and tools to support scalability and complexity management, are required. The first part of the document studies the different possibilities at platform design level in the state of the art, together with description, development and validation tests of the platform proposed in this work to cope with the previously mentioned requirements. The main objectives targeted by this platform design are the following: • Study the feasibility of using SRAM-based FPGAs as the main processor of the platform in terms of energy consumption and performance for high demanding applications. • Analyse and propose energy management techniques to reduce energy consumption in every stage of the working profile of the platform. • Provide a solution with dynamic partial and wireless remote HW reconfiguration (DPR) to be able to change certain parts of the FPGA design at run time and on demand without interrupting the rest of the system. • Demonstrate the applicability of the platform in different test-bench applications. In order to select the best approach for the platform design in terms of processing alternatives, a study of the evolution of the state-of-the-art platforms is required to analyse how different architectures cope with new more demanding applications and scenarios: security, mixed-critical systems for aerospace, multimedia applications, or military environments, among others. In all these scenarios, important changes in the required processing bandwidth or the complexity of the algorithms used are provoking the migration of the platforms from single microprocessor architectures to multiprocessing and heterogeneous solutions with more instant power consumption but higher energy efficiency. Within these solutions, FPGAs and Systems on Chip including FPGA fabric and dedicated hard processors, offer a good trade of among flexibility, processing performance, energy consumption and price, when they are used in demanding applications where working conditions are very likely to vary over time and high complex algorithms are required. The platform architecture proposed in this PhD Thesis is called HiReCookie. It includes an SRAM-based FPGA as the main and only processing unit. The FPGA selected, the Xilinx Spartan-6 LX150, was at the beginning of this work the best choice in terms of amount of resources and power. Although, the power levels are the lowest of these kind of devices, they can be still very high for distributed systems that normally work powered by batteries. For that reason, it is necessary to include different energy saving possibilities to increase the usability of the platform. In order to reduce energy consumption, the platform architecture is divided into different power islands so that only those parts of the systems that are strictly needed are powered on, while the rest of the islands can be completely switched off. This allows a combination of different low power modes to decrease energy. In addition, one of the most important handicaps of SRAM-based FPGAs is that they are not alive at power up. Therefore, recovering the system from a switch-off state requires to reload the FPGA configuration from a non-volatile memory device. For that reason, this PhD Thesis also proposes a methodology to compress the FPGA configuration file in order to reduce time and energy during the initial configuration process. Although some of the requirements for the design of HPADS are already covered by the design of the HiReCookie platform, it is necessary to continue improving energy efficiency, computing performance and fault tolerance. This is only possible by exploiting all the opportunities provided by the processing architectures configured inside the FPGA. Therefore, the second part of the thesis details the design of the so called ARTICo3 FPGA architecture to enhance the already intrinsic capabilities of the FPGA. ARTICo3 is a DPR-capable bus-based virtual architecture for multiple HW acceleration in SRAM-based FPGAs. The architecture provides support for dynamic resource management in real time. In this way, by using DPR, it will be possible to change the levels of computing performance, energy consumption and fault tolerance on demand by increasing or decreasing the amount of resources used by the different tasks. Apart from the detailed design of the architecture and its implementation in different FPGA devices, different validation tests and comparisons are also shown. The main objectives targeted by this FPGA architecture are listed as follows: • Provide a method based on a multithread approach such as those offered by CUDA (Compute Unified Device Architecture) or OpenCL kernel executions, where kernels are executed in a variable number of HW accelerators without requiring application code changes. • Provide an architecture to dynamically adapt working points according to either self-measured or external parameters in terms of energy consumption, fault tolerance and computing performance. Taking advantage of DPR capabilities, the architecture must provide support for a dynamic use of resources in real time. • Exploit concurrent processing capabilities in a standard bus-based system by optimizing data transactions to and from HW accelerators. • Measure the advantage of HW acceleration as a technique to boost performance to improve processing times and save energy by reducing active times for distributed embedded systems. • Dynamically change the levels of HW redundancy to adapt fault tolerance in real time. • Provide HW abstraction from SW application design. FPGAs give the possibility of designing specific HW blocks for every required task to optimise performance while some of them include the possibility of including DPR. Apart from the possibilities provided by manufacturers, the way these HW modules are organised, addressed and multiplexed in area and time can improve computing performance and energy consumption. At the same time, fault tolerance and security techniques can also be dynamically included using DPR. However, the inherent complexity of designing new HW modules for every application is not negligible. It does not only consist of the HW description, but also the design of drivers and interfaces with the rest of the system, while the design space is widened and more complex to define and program. Even though the tools provided by the majority of manufacturers already include predefined bus interfaces, commercial IPs, and templates to ease application prototyping, it is necessary to improve these capabilities. By adding new architectures on top of them, it is possible to take advantage of parallelization and HW redundancy while providing a framework to ease the use of dynamic resource management. ARTICo3 works within a solution space where working points change at run time in a 3D space defined by three different axes: Computation, Consumption, and Fault Tolerance. Therefore, every working point is found as a trade-off solution among these three axes. By means of DPR, different accelerators can be multiplexed so that the amount of available resources for any application is virtually unlimited. Taking advantage of DPR capabilities and a novel way of transmitting data to the reconfigurable HW accelerators, it is possible to dedicate a dynamically-changing number of resources for a given task in order to either boost computing speed or adding HW redundancy and a voting process to increase fault-tolerance levels. At the same time, using an optimised amount of resources for a given task reduces energy consumption by reducing instant power or computing time. In order to keep level complexity under certain limits, it is important that HW changes are transparent for the application code. Therefore, different levels of transparency are targeted by the system: • Scalability transparency: a task must be able to expand its resources without changing the system structure or application algorithms. • Performance transparency: the system must reconfigure itself as load changes. • Replication transparency: multiple instances of the same task are loaded to increase reliability and performance. • Location transparency: resources are accessed with no knowledge of their location by the application code. • Failure transparency: task must be completed despite a failure in some components. • Concurrency transparency: different tasks will work in a concurrent way transparent to the application code. Therefore, as it can be seen, the Thesis is contributing in two different ways. First with the design of the HiReCookie platform and, second with the design of the ARTICo3 architecture. The main contributions of this PhD Thesis are then listed below: • Architecture of the HiReCookie platform including: o Compatibility of the processing layer for high performance applications with the Cookies Wireless Sensor Network platform for fast prototyping and implementation. o A division of the architecture in power islands. o All the different low-power modes. o The creation of the partial-initial bitstream together with the wake-up policies of the node. • The design of the reconfigurable architecture for SRAM FPGAs: ARTICo3: o A model of computation and execution modes inspired in CUDA but based on reconfigurable HW with a dynamic number of thread blocks per kernel. o A structure to optimise burst data transactions providing coalesced or parallel data to HW accelerators, parallel voting process and reduction operation. o The abstraction provided to the host processor with respect to the operation of the kernels in terms of the number of replicas, modes of operation, location in the reconfigurable area and addressing. o The architecture of the modules representing the thread blocks to make the system scalable by adding functional units only adding an access to a BRAM port. o The online characterization of the kernels to provide information to a scheduler or resource manager in terms of energy consumption and processing time when changing among different fault-tolerance levels, as well as if a kernel is expected to work in the memory-bounded or computing-bounded areas. The document of the Thesis is divided into two main parts with a total of five chapters. First, after motivating the need for new platforms to cover new more demanding applications, the design of the HiReCookie platform, its parts and several partial tests are detailed. The design of the platform alone does not cover all the needs of these applications. Therefore, the second part describes the architecture inside the FPGA, called ARTICo3, proposed in this PhD Thesis. The architecture and its implementation are tested in terms of energy consumption and computing performance showing different possibilities to improve fault tolerance and how this impact in energy and time of processing. Chapter 1 shows the main goals of this PhD Thesis and the technology background required to follow the rest of the document. Chapter 2 shows all the details about the design of the FPGA-based platform HiReCookie. Chapter 3 describes the ARTICo3 architecture. Chapter 4 is focused on the validation tests of the ARTICo3 architecture. An application for proof of concept is explained where typical kernels related to image processing and encryption algorithms are used. Further experimental analyses are performed using these kernels. Chapter 5 concludes the document analysing conclusions, comments about the contributions of the work, and some possible future lines for the work.

Modelo de aplicación de cobertura cambiaria para reducción de riesgos en mercados financieros y operaciones internacionales

Tesis (Maestría en Administración con Especialidad en Finanzas) UANL

El outsourcing y su influencia en los objetivos de la estrategia de operaciones. Una aplicación empírica

[ES] El outsourcing de servicios permite mejorar los recursos y capacidades de la empresa, al obtener una mejor calidad de los servicios externalizados y un mejor resultado, ya que permite a la empresa centrarse en lo que realmente sabe hacer. Este artículo trata de ver las percepciones que tienen los directivos del sector hotelero acerca de la influencia que puede tener la externalización en la estrategia de operaciones y concretamente en los objetivos de operaciones relacionados con la reducción del coste, la mejora de la calidad, el aumento de la flexibilidad y el aumento del servicio. El estudio demuestra que los directivos consideran que la externalización tiene un gran potencial al presentar una influencia no sólo en la reducción del coste, sino también en los otros objetivos de la estrategia de operaciones, dando así un carácter más estratégico a la externalización.

Vicepresidencia operaciones e informática

Banco del conocimiento

Desarrollo de estrategias ambientales que contribuyan a la reducción de los impactos ambientales en la ejecución de obras de ingeniería civil

Los diferentes sectores de la economía ejercen múltiples actividades que impulsan el crecimiento socio-económico de los diferentes países, sin embargo dichas actividades tienen repercusiones importantes a nivel ambiental, dentro de las que se encuentran transformaciones irreversibles del planeta, tanto físicas como químicas. Gracias a esto, en la actualidad, las empresas y organizaciones han empezado a controlar con mayor responsabilidad sus respectivos procesos y operaciones, buscando no solo mitigar los impactos negativos ocasionados al medio ambiente y a la sociedad sino la optimización en el uso de recursos tanto físicos como económicos. El presente estudio tiene como finalidad analizar las operaciones que se realizan en una obra civil, con el fin de identificar cuáles son las principales causantes de contaminación, por otro lado se hará mención de como la normatividad y legislación colombiana aplica y ejerce control en cada uno de los mismos, finalmente se plantearán diferentes soluciones y alternativas para que dicha industria pueda implementarlas en sus quehaceres diarios. Para lograr lo anterior se utilizaron diferentes herramientas que facilitaron la obtención de datos e información para el estudio tales como: entrevistas a los miembros y participantes de la obra civil, visitas de campo, recopilación de información de estudios similares, realización de la matriz de aspectos e impactos y fichas ambientales, entre otras. Los resultados obtenidos permitieron entender que es inevitable que esta industria no genere ciertas contaminaciones e impactos negativos, además de identificar que la normativa del país en cuanto control ambiental se encuentra algo atrasada, factor que fue determinante a la hora de proponer distintas alternativas que buscan tanto facilitar las prácticas que el sector de la construcción tiene en el país como minimizar al máximo los impactos ambientales negativos ocasionados.

Control y reducción de daños mecánicos en la manipulación de frutos cítricos

Durante las operaciones de recolección, transporte y manipulación de frutas y hortalizas se producen inevitablemente lesiones que progresivamente se acumulan sobre cada uno de los frutos, resultando disminuida su calidad, y por tanto su valor comercial. Los mercados actuales, tanto nacionales como internacionales, demandan frutas de alta calidad. Uno de los aspectos que constituyen esa calidad es la apariencia externa del producto, y dentro de ésta la ausencia de daños mecánicos, heridas, defectos de coloración etc. Es por tanto necesario revisar todos aquellos factores y procesos que afectan al producto, desde el momento de la recolección hasta la llegada del producto a manos del consumidor, con el fin de reducir las cuantiosas pérdidas (alrededor del 20% de la cosecha), debidas a la aplicación de diferentes tipos de cargas mecánicas (impacto, compresión, fricción, etc) a lo largo de los procesos, y mejorar el aspecto externo del fruto. Son bien conocidas las consecuencias del estado actual de los procesos de recolección y post-recolección a nivel de fruto. Cuando un fruto es sometido reiteradamente a cargas mecánicas exteriores, éste induce una respuesta fisiológica de autodefensa y, como consecuencia, puede desencadenar en los tejidos cambios tales como envejecimiento acelerado, degeneración y degradación. Todas estas reacciones redundan indiscutiblemente en las pérdidas de calidad arriba mencionadas. Una vez definido el problema, es necesario conocer en detalle las causas, los procesos en si mismos, ser capaces de detectar los puntos potencialmente peligrosos en los que los frutos están expuestos a impactos, compresiones y otras situaciones de estrés mecánico, cuestión que hasta hace poco ha sido mal resuelta. Hasta ahora la detección y caracterización de los puntos críticos se venía realizando de un modo intuitivo, basado en la simple observación de la ejecución de las operaciones por parte del responsable de cada proceso. Actualmente, con la ayuda de los frutos electrónicos simulados, es posible realizar la evaluación de cualquier procedimiento de forma rápida, precisa y objetiva. El desarrollo de los frutos electrónicos viene a cubrir una demanda del sector, tanto de los productores como de los agentes de comercialización, que necesitaban un método objetivo para la evaluación de los procedimientos y líneas de manipulación. Agencias de extensión agraria y algunas cooperativas han mostrado interés por estos dispositivos, empleándolos para la detección de puntos críticos en sus instalaciones. Incluso algunos agentes de grandes cadenas de supermercados han empezado a solicitar "certificados de calidad" de las líneas que manipulan los productos que ellos comercializan como garantía de su calidad.

Metodología para la remediación de instalaciones de residuos mineros procedentes de la minería metálica orientada a la reducción del riesgo ambiental y al aprovechamiento de sus residuos

Las instalaciones de residuos mineros abandonadas procedentes de la minería metálica pueden suponer un grave riesgo medioambiental y de seguridad debido a su potencial contaminante y a la posibilidad de ocasionar accidentes por su fallo estructural. Desgraciadamente, en la mayoría de los países de la Unión Europea existen un gran número de presas, balsas, pilas de lixiviación y escombreras mineras cerradas que se encuentran abandonadas y sin ningún control estructural o ambiental al haberse originado en actividades extractivas finalizadas con anterioridad a la aparición de las primeras normativas de índole ambiental aplicables. Algunas de las instalaciones de residuos mineros abandonadas pueden además contener reservas de metales apreciables al proceder sus residuos de actividades extractivas pasadas en las que se emplearon procesos metalúrgicos e hidrometalúrgicos de concentración con eficiencias de recuperación inferiores a las obtenibles con técnicas extractivas actuales. En la presente tesis doctoral se ha desarrollado una metodología de análisis que puede servir de herramienta útil para la toma de decisiones en los procesos de remediación de instalaciones de residuos mineros procedentes de la minería metálica. Dicha metodología se ha construido a partir de los resultados que se puedan obtener del análisis de riesgos ambientales de las instalaciones estudiadas, estableciendo las metodologías más apropiadas para su remediación en función de los riesgos específicos que presenten. La metodología propuesta incluye además el análisis de la posibilidad de proceder al aprovechamiento de los residuos mineros presentes en las instalaciones mediante la extracción de sus metales, para lo que se han desarrollado una serie de expresiones que pueden emplearse en el análisis de la viabilidad en términos económicos, ambientales y sostenibles de dicho aprovechamiento obtenidas sobre la base de las últimas experiencias al respecto registradas bibliográficamente y del estudio de los costes de inversión y operación que pueden suponer dichas operaciones en función de las tecnologías extractivas empleadas. Para finalizar, en la última parte de la tesis se incluye un caso práctico de aplicación de la metodología desarrollada en el que se estudian las posibilidades de remediación de tres presas mineras abandonadas procedentes de la extracción de plomo y zinc y se analiza la posibilidad de proceder al aprovechamiento de sus residuos mediante la extracción de metales de sus estériles. ABSTRACT The abandoned mining waste facilities from the metallic mining may pose environmental and safety risks due to its pollution potential as well as due to the possibility of structural collapses. Unfortunately, in most countries of the European Union there are a large number of tailing dams, tailing ponds, leaching heaps and mining waste-rock dump sites that are abandoned without any structural or environmental control. That is because they were originated in extractive activities completed prior to the appearance of the first environmental applicable regulations. Some of the abandoned mining waste facilities can also contain significant reserves of metals due to the fact that their waste comes from past mining activities when metallurgical processes and hydrometallurgical concentration were used with lower efficiency than those obtainable with present recovery mining techniques. At present thesis a method of analysis that can serve as a useful tool for decision making in the process of remediation of mining waste facilities from the metal mining has been developed. This methodology has been built from the results that may be obtained from the analysis of environmental risks at studied facilities, therefore establishing the most appropriate methodologies for its remediation based on their specific risks. The proposed methodology also includes the analysis of the possibility to beneficiate the mining residues contained on the mining waste facilities by extracting their metals. For that purpose, some expressions have been developed that can be used in the analysis of the economic viability of such extraction. Expressions are obtained on the basis of recent registered bibliographically, experiences and from the study of investment and operating costs that may suppose such extractions depending on extractive technologies used. Finally, in the last part of the thesis a case of application of the methodology proposed has been developed, in which, the possibilities for remediation of three abandoned mining dams related to the extraction of lead and zinc are studied and the possibility of beneficiate their waste by extracting metals is analyzed.

Efecto de coberturas muertas de follajes de tres especies de árboles de sombra sobre la reducción de grupos de malezas en el cultivo de café (Coffea arabica L.)

El presente trabajo evaluó el efecto de coberturas muertas procedentes de hojas y ramas podadas de las especies: Simarouba glauca D.C., Clusia rosea Jacq y Giricidia sepuim (Jacq) Steud., sobre la reducción de los grupos de malezas de una plantación de café (Coffea arabica L.), manejada bajo sombra. Para ello se estableció un ensayo en la finca La Nacional, Masatepe, Nicaragua; colocando en las parcelas experimentales, material vegetal cortado de cada una de estas especies, en tres diferentes grosores de cubrimiento. Las malezas procedentes de semillas y de retoños se mantuvieron controladas a los 17, 31, 45 y 65 días después de establecido el ensayo. El testigo promedio 385 individuos por m2 y los diferentes tratamientos promediaron 22 individuos por m2 en malezas de semillas. El testigo para malezas de retoños promedio 619 brotes por m2, los diferentes tratamientos promediaron 85.5 brotes por m2. En el muestreo para determinar biomasa fresca de malezas, hubo diferencias significativas en malezas de semillas y retoños, con promedios de 21 g/m2 para el testigo, comparado con 3 g/m2 para los m2 para los tratamientos en malezas de semillas y para malezas de retoños el testigo promedio 233 g/m2 y en los tratamientos promediaron 52 g/m2. En general los grosores dobles y triples alcanzaron a reducir mayormente las malezas.

Estudio de la factibilidad de aplicación, a escala planta piloto, del catalizador Cr2O3/Al2O3 en la reducción de emisión de SO2 a la atmósfera, proveniente de fuentes fijas : avances 2013

Resumen: Se planificaron las experiencias con el objeto de analizar el comportamiento del catalizador en la columna metálica de mayor diámetro. Se modificaron las masas usadas para verificar la eficiencia de retención respecto de la masa. Se realizaron ciclos de adsorción, desorción y readsorción sobre una misma muestra para determinar variaciones en la eficiencia del catalizador. En otra fase, en colaboración con el Dr. V. A. Ranea y el Dr. E. E. Mola (INIFTA, UNLP), se desarrolló el estudio teórico de la adsorción de moléculas de SO2, CH4, CO2, O2 y CO sobre Cr2O3(0001) mediante Teoría del Funcional Densidad (programa VASP, Vienna Ab-initio Simulation Package), y el estudio de la cinética de la reacción entre CH4, SO2 y el O2 junto con la presencia de especies sulfito y sulfato. Este estudio permitió hallar los sitios preferenciales de adsorción de S0 y la posible competencia con SO2 experimentalmente y por cálculos teóricos. Experimentalmente, se observa que la eficiencia de adsorción del catalizador respecto al SO2 es cercana al 100%. Se observa un pico de termodesorción a 1120 K. Luego, se estudió la oxidación de CH4 con SO2. Se observa que hay producción de CO2 desde temperatura inicial, seguida de un aumento significativo en la formación de CO2 hasta 330-340 K. Luego, la producción de CO2 se mantiene aproximadamente constante. Mediante el empleo de la ecuación de Arrhenius y resultados experimentales, se obtuvo la energía de activación de la reacción global, de 7 Kcal/mol. Mediante estudios teóricos, se determinó que la energía de quimisorción del SO2 sobre el Cr2O3 es de -3.09 eV para la configuración más estable, una energía de adsorción de O2 en estado disociativo de -1.567 eV, una energía para CH4 sobre O2 adsorbido previamente de -0.335 eV, y -0.812 eV para la configuración más estable de CO2 sobre el sustrato.

La informalidad laboral produce una desigual reducción de la pobreza entre las provincias

El análisis de los indicadores sociales correspondientes a los principales aglomerados del país muestra que la reducción de la pobreza ha sido más débil en las regiones más pobres, que más necesitan de la recuperación social. En este sentido, la evidencia muestra que la forma en que se distribuyen los beneficios del crecimiento económico depende, de manera decisiva, de cómo funciona el mercado laboral. En este número de Empleo y Desarrollo se propone que la decisión de avanzar en la formalización de las actividades productivas y las relaciones laborales no sólo permitiría alcanzar resultados más rápidos y contundentes en la lucha contra la pobreza, sino que también contribuiría a reducir las disparidades territoriales en la distribución del ingreso

Estudio de la reducción de SO2 con CH4 en presencia de O2 a altas temperaturas, sobre catalizador de Cr2O3 soportado en alúmina

Resumen: Se propone utilizar un óxido como el Cr2O3 como catalizador ya que se ha determinado anteriormente, en la primera etapa de esta investigación, (“Estudio comparativo de la retención de SO2 sobre óxidos de metales de transición soportados en alúmina”), que la retención de SO2 sobre su superficie es un proceso de quimisorción con formación de especies sulfito superficiales sobre sitios básicos y un proceso de óxido reducción del ión metálico. Apoya este mecanismo el hecho de que la cantidad de SO2 adsorbido es función de la temperatura. La mayor eficiencia del Cr2O3 puede explicarse en base a sus propiedades superficiales, lo cual ha sido utilizado en la segunda etapa de reacción de reducción, ya que se ha completado la etapa inicial de quimisorción. En la segunda etapa de esta investigación (“Estudio de la reacción de reducción de SO2 con CH4 a altas temperaturas sobre catalizador de Cr2O3 soportado en alúmina”), se apuntó al estudio de un nuevo tipo de sinergia entre propiedades ácido-base y propiedades redox en una misma superficie. Esta tercera etapa apuntó a determinar la influencia que tiene el O2 en este proceso, ya que el O2 se encuentra presente en las chimeneas industriales en las condiciones de reacción entre el SO2 y el CH4, y produce modificaciones en los parámetros de reacción. Se experimentó con diferentes masas de catalizador y flujos de los distintos gases, y se estudió la influencia de la presencia de oxígeno en la reacción y particularmente con diferentes flujos del mismo, y la posibilidad de regeneración del catalizador.

Estudio de la factibilidad de aplicación, a escala planta piloto, del catalizador Cr2O3 soportado en alúmina en la reducción de emisión de SO2 a la atmósfera, proveniente de fuentes fijas : avances 2012

Resumen: Se realizaron las experiencias planificadas con el objeto de analizar el comportamiento del catalizador en la columna metálica, para simular condiciones de planta piloto. Se modificaron las masas de catalizador y se realizaron ciclos de adsorción, desorción y readsorción sucesivos sobre una misma muestra, con lo que se determinaron variaciones en la eficiencia del mismo. En otra fase se desarrolló el estudio teórico de la adsorción de O2 y CO2 sobre el mismo sustrato, y el estudio de la cinética de la reacción entre CH4, SO2 y el O2 por medio del programa VASP (Vienna Ab-initio Simulation Package). Se verificó, a través de los datos experimentales y teóricos y en colaboración con el Dr. V. A. Ranea y el Prof. E. E. Mola (INIFTA, UNLP), la presencia de especies sulfito y sulfato sobre la superficie del soporte. Experimentalmente, se observa que la eficiencia de adsorción del catalizador respecto al SO2 es cercana al 100%. Se observa un pico de termodesorción a 1120 K. Luego, se estudió la oxidación de CH4 con SO2. Se observa que hay producción de CO2 desde temperatura inicial, seguida de un aumento en la formación de CO2 hasta 330-340 K. Luego, la producción de CO2 se mantiene aproximadamente constante. Mediante el empleo de la ecuación de Arrhenius y resultados experimentales, se obtuvo la energía de activación de la reacción global, de 7 Kcal/mol. También se observó que el incremento del flujo de SO2 a valores superiores a 200 ml/min no incrementa la cantidad de SO2 retenida en el rango de 923-1023K. Para un incremento de masa de sustrato catalítico de 0,025 a 0,050 g, la masa retenida de SO2 se incrementa un 70,61%. Mediante estudios teóricos, se determinó que la energía de quimisorción del SO2 sobre el Cr2O3 es de -3.09 eV para la configuración más estable.

Estudio de la factibilidad de aplicación, a escala planta piloto, del catalizador Cr2O3, soportado en alúmina, en la reducción de emisión de SO2 a la atmósfera proveniente de fuentes fijas

Resumen: Se propone utilizar un óxido como el Cr2O3 como catalizador ya que se ha determinado anteriormente, en la primera etapa de esta investigación, (“Estudio comparativo de la retención de SO2 sobre óxidos de metales de transición soportados en alúmina”), que la retención de SO2 sobre su superficie es un proceso de quimisorción con formación de especies sulfito superficiales sobre sitios básicos y un proceso de óxido reducción del ión metálico. Apoya este mecanismo el hecho de que la cantidad de SO2 adsorbido es función de la temperatura. La mayor eficiencia del Cr2O3 puede explicarse en base a sus propiedades superficiales, lo cual ha sido utilizado en la segunda etapa de reacción de reducción, ya que se ha completado la etapa inicial de quimisorción. En la segunda etapa de esta investigación (“Estudio de la reacción de reducción de SO2 con CH4 a altas temperaturas sobre catalizador de Cr2O3 soportado en alúmina”), se apuntó al estudio de un nuevo tipo de sinergia entre propiedades ácido-base y propiedades redox en una misma superficie. La tercera etapa apuntó a determinar la influencia que tiene el O2 en este proceso, ya que el O2 se encuentra presente en las chimeneas industriales en las condiciones de reacción entre el SO2 y el CH4, y produce modificaciones en los parámetros de reacción. Se experimentó con diferentes masas de catalizador y flujos de los distintos gases, y se estudió la influencia de la presencia de oxígeno en la reacción y particularmente con diferentes flujos del mismo, y la posibilidad de regeneración del catalizador.En esta cuarta y última etapa se están estudiando los cambios que se producen en la reacción al pasar de escala laboratorio a planta piloto utilizando una columna de mayor diámetro construída en metal. A través de los datos experimentales se está estudiando, en conjunto con el INIFTA, la presencia de especies sulfito y sulfato sobre la superficie del soporte. Adicionalmente, por medio del programa VASP (Vienna Ab-initio Simulation Package), se analiza la interacción entre los reactivos gaseosos y el soporte.

La reducción de la pobreza está condicionada por la inflación real

Desde el año 2003 el país viene experimentado un sostenido crecimiento económico, lo que se ha visto reflejado en un aumento del empleo y una notable disminución de la pobreza. No obstante, diferentes analistas consideran que por estos días el proceso de recuperación de la pobreza se habría detenido o inclusive revertido, como resultado de los generalizados aumentos en los precios. Los datos que proporciona el Instituto Nacional de Estadísticas y Censos (INDEC) están fuertemente cuestionados, por lo que no es posible obtener un diagnóstico de la situación en base a esta información. En este número de Empleo y Desarrollo Social presentamos una estimación alternativa sobre la incidencia actual de la pobreza y examinamos la estrecha relación que existe entre pobreza, inflación e informalidad