La rieducazione posturale globale (RPG) e efficace in soggetti con low back pain cronico aspecifico? Una revisione sistematica della letteratura

Background: La lombalgia (o Low Back Pain -LBP) è una condizione multifattoriale e complessa che rappresenta una delle principali cause di disabilità al mondo. Si definisce “cronica” quando persiste per più di 12 settimane e “aspecifica” quando non risultano identificabili i meccanismi eziologici alla base della patologia. La Rieducazione Posturale Globale (RPG) è una metodica fisioterapica il cui scopo è quello di allungare i muscoli accorciati, migliorare la contrazione dei muscoli antagonisti e controllare la respirazione, migliorando la morfologia corporea. Obiettivo: Valutare, nei soggetti con LBP cronico aspecifico, l’efficacia della RPG rispetto a dolore, disabilità, articolarità, forza muscolare, qualità della vita, prevenzione delle recidive. Metodi: Sono state consultate le seguenti banche dati biomediche: PubMed, Cochrane Library, Scopus, SportDiscus e PEDro, nel periodo tra il 1° maggio e il 30 settembre 2022. Sono stati inclusi studi randomizzati controllati (RCTs) e studi sperimentali non randomizzati (NRSI) in lingua italiana, inglese o francese, senza restrizione inerente all’anno di pubblicazione. Un solo autore indipendente ha estratto i dati. Per valutare il rischio di bias degli studi inclusi sono stati impiegati il Cochrane Rob2 tool per gli RCT e il ROBINS-I per i NRSI. Risultati: 7 studi (5 RCT e 2 NRSI) hanno soddisfatto i criteri di eleggibilità e sono stati inclusi. Si è riscontrata una bassa qualità metodologica: cinque studi con alto rischio di bias e due studi con moderato rischio di bias. In tutti i trials la metodica RPG si è mostrata efficace nel ridurre dolore e disabilità, soprattutto a breve termine; tuttavia non ci sono sufficienti prove per affermarne la superiorità rispetto ad altre terapie. Conclusioni: La RPG è in grado di ridurre il dolore e la disabilità in soggetti con LBP cronico aspecifico nel breve termine. Studi futuri con maggiore validità interna sono necessari per conferire maggior certezza alle evidenze.

Implementazione dell'algoritmo filtered back-projection (FBP) per architetture low-power di tipo systems-on-chip

Il presente lavoro di tesi, svolto presso i laboratori dell'X-ray Imaging Group del Dipartimento di Fisica e Astronomia dell'Università di Bologna e all'interno del progetto della V Commissione Scientifica Nazionale dell'INFN, COSA (Computing on SoC Architectures), ha come obiettivo il porting e l’analisi di un codice di ricostruzione tomografica su architetture GPU installate su System-On-Chip low-power, al fine di sviluppare un metodo portatile, economico e relativamente veloce. Dall'analisi computazionale sono state sviluppate tre diverse versioni del porting in CUDA C: nella prima ci si è limitati a trasporre la parte più onerosa del calcolo sulla scheda grafica, nella seconda si sfrutta la velocità del calcolo matriciale propria del coprocessore (facendo coincidere ogni pixel con una singola unità di calcolo parallelo), mentre la terza è un miglioramento della precedente versione ottimizzata ulteriormente. La terza versione è quella definitiva scelta perché è la più performante sia dal punto di vista del tempo di ricostruzione della singola slice sia a livello di risparmio energetico. Il porting sviluppato è stato confrontato con altre due parallelizzazioni in OpenMP ed MPI. Si è studiato quindi, sia su cluster HPC, sia su cluster SoC low-power (utilizzando in particolare la scheda quad-core Tegra K1), l’efficienza di ogni paradigma in funzione della velocità di calcolo e dell’energia impiegata. La soluzione da noi proposta prevede la combinazione del porting in OpenMP e di quello in CUDA C. Tre core CPU vengono riservati per l'esecuzione del codice in OpenMP, il quarto per gestire la GPU usando il porting in CUDA C. Questa doppia parallelizzazione ha la massima efficienza in funzione della potenza e dell’energia, mentre il cluster HPC ha la massima efficienza in velocità di calcolo. Il metodo proposto quindi permetterebbe di sfruttare quasi completamente le potenzialità della CPU e GPU con un costo molto contenuto. Una possibile ottimizzazione futura potrebbe prevedere la ricostruzione di due slice contemporaneamente sulla GPU, raddoppiando circa la velocità totale e sfruttando al meglio l’hardware. Questo studio ha dato risultati molto soddisfacenti, infatti, è possibile con solo tre schede TK1 eguagliare e forse a superare, in seguito, la potenza di calcolo di un server tradizionale con il vantaggio aggiunto di avere un sistema portatile, a basso consumo e costo. Questa ricerca si va a porre nell’ambito del computing come uno tra i primi studi effettivi su architetture SoC low-power e sul loro impiego in ambito scientifico, con risultati molto promettenti.

Controllo ultra-low power di un modulatore back-scattering per applicazioni di localizzazione in sistemi RFID

In questa tesi viene elaborata un'applicazione ultra-low power (ULP) basata su microcontrollore, per implementare la procedura di controllo di diversi circuiti di un tag RFID. Il tag preso in considerazione è pensato per lavorare in assenza di batteria, da cui la necessita' di ridurre i consumi di potenza. La sua attivazione deve essere inoltre comandata attraverso un'architettura Wake up Radio (WuR), in cui un segnale di controllo radio indirizza e attiva il circuito. Nello specifico, la rete di decodifica dell'indirizzo è stata realizzata mediante il modulo di comunicazione seriale del microcontrollore. Nel Capitolo 1 verrà introdotto il tema dell'Energy Harvesting. Nel Capitolo 2 verrà illustrata l'architettura del sistema nel suo complesso. Nel Capitolo 3 verrà spiegato dettagliatamente il funzionamento del microcontrollore scelto. Il Capitolo 4 sarà dedicato al firmware implementato per svolgere le operazioni fondamentali imputate al micro per i compiti di controllo. Verrà inoltre introdotto il codice VHDL sviluppato per emulare l'output del modulo WuR mediante un FPGA della famiglia Cyclone II. Nel Capitolo 5 verrà presentata una stima dei consumi del microcontrollore in funzione dei parametri di configurazione del sistema. Verrà inoltre effettuato un confronto con un altro microcontrollore che in alcune condizioni potrebbe rappresentare iun'alternativa valida di progetto. Nei Capitoli 6 e 7 saranno descritti possibili sviluppi futuri e conclusioni del progetto. Le specifiche di progetto rilevanti della tesi sono: 1. minimo consumo energetico possibile del microcontrollore ULP 2. elevata rapidità di risposta per la ricezione dei tag, per garantire la ricezione di un numero maggiore possibile di indirizzi (almeno 20 letture al secondo), in un range di tempo limitato 3. generazione di un segnale PWM a 100KHz di frequenza di commutazione con duty cycle 50% su cui basare una modulazione in back-scattering.