Desenvolvimento de uma plataforma aberta de robô móvel para propósitos gerais

Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES)

Desenvolvimento de um computador de bordo para veículo Baja-SAE

The objective of this paper is show the development of an Eletronic Control Unit (ECU) for Baja-SAE vehicles from its requirements to final implementation. An ECU for Baja-SAE vehicles is made of electric and electronic circuits (appropriated to the hostile situations of an off-road competition) able to make important measurements for the running or stand-by vehicle performance. For this development, some concepts were studied: embedded electronics concepts (mainly microcontrollers and data acquisition circuits) and sensoring. Both the studies were made considering the off-road environment. After these initial studies, the elaboration of the basics hardware and software (under simulations) has begun, and this elaboration objectives maximum performance and low implementation cost. After the theorical studies, basic definition of the hardware and software’s architectures and simulations, the printed circuit boards (PCB) were made, as exhaustive tests in these boards for debugging and verify if the boards work well. Once the system was tested in the university, it ran into a regional Southeast competition in 2010, that definitely proved the efficiency of the whole system

Uma plataforma aberta e de baixo custo de robô móvel para propósito geral

Pesquisas na robótica móvel tem sido impulsionadas pelos avanços tecnológicos. Existem frentes de pesquisas que abordam diferentes aspectos e desafios da robótica móvel, dentre os quais é possível citar tópicos como locomoção, navegação e arquitetura de controle. Esse crescimento em pesquisas acarreta uma maior necessidade por plataformas de robôs que possam ser destinadas à pesquisa e também para fins educacionais. Este trabalho propõe uma alternativa de plataforma de robô móvel de baixo custo, de arquitetura de hardware, software e controle aberta, destinada a atividades de propósitos gerais. A plataforma almeja a facilitação e flexibilização do processo de desenvolvimento de estudos e aplicações robóticas por meio de uma interface de comunicação simplificada e pela abstração da heterogeneidade dos dispositivos periféricos de hardware, sendo assim, capaz de oferecer maior liberdade em relação às linguagens de programação, paradigmas de controle e tecnologias de controle.

Arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware

Uma arquitetura reconfigurável e multiprocessada para a implementação física de Redes de Petri foi desenvolvida em VHDL e mapeada sobre um FPGA. Convencionalmente, as Redes de Petri são transformadas em uma linguagem de descrição de hardware no nível de transferências entre registradores e um processo de síntese de alto nível é utilizado para gerar as funções booleanas e tabelas de transição de estado para que se possa, finalmente, mapeá-las num FPGA (Morris et al., 2000) (Soto and Pereira, 2001). A arquitetura proposta possui blocos lógicos reconfiguráveis desenvolvidos exclusivamente para a implementação dos lugares e das transições da rede, não sendo necessária a descrição da rede em níveis de abstração intermediários e nem a utilização de um processo de síntese para realizar o mapeamento da rede na arquitetura. A arquitetura permite o mapeamento de modelos de Redes de Petri com diferenciação entre as marcas e associação de tempo no disparo das transições, sendo composta por um arranjo de processadores reconfiguráveis, cada um dos quais representando o comportamento de uma transição da Rede de Petri a ser mapeada e por um sistema de comunicação, implementado por um conjunto de roteadores que são capazes de enviar pacotes de dados de um processador reconfigurável a outro. A arquitetura proposta foi validada num FPGA de 10.570 elementos lógicos com uma topologia que permitiu a implementação de Redes de Petri de até 9 transições e 36 lugares, atingindo uma latência de 15,4ns e uma vazão de até 17,12GB/s com uma freqüência de operação de 64,58MHz.

Desenvolvimento de uma arquitetura multiprocessada e reconfigurável para a síntese de redes de Petri em hardware

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

Desenvolvimento de uma arquitetura reconfigurável para o processamento de modelos no ambiente ABACUS

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

Geração automática de código para microcontroladores aplicada a um ambiente de co-projeto de hardware e software

Conselho Nacional de Desenvolvimento Científico e Tecnológico (CNPq)

FLEXLAB: Middleware de virtualização de hardware para gerenciamento centralizado de computadores em rede

Pós-graduação em Ciência da Computação - IBILCE

Simulação em tempo real de sistemas de distribuição de energia elétrica utilizando-se estruturas com descrição de hardware em software

Pós-graduação em Engenharia Elétrica - FEIS

Hardware implementation of an analog neural nonderivative optimizer

Analog neural systems that can automatically find the minimum value of the outputs of unknown analog systems, described by convex functions, are studied. When information about derivative or gradient are not used, these systems are called analog nonderivative optimizers. An electronic circuit for the analog neural nonderivative optimizer proposed by Teixeira and Zak, and its simulation with software PSPICE, is presented. With the simulation results and hardware implementation of the system, the validity of the proposed optimizer can be verified. These results are original, from the best of the authors knowledge.

Arquitetura da informação no ambiente digital: avaliando as relações com o direito da propriedade intelectual

Investigates the relationship between Information Architecture in digital environments with Intellectual Property Rights. The work is justified by the need to better understand the emerging dynamics of Digital Information and Communication Law Technologies and Intellectual Property Rights. Three areas of knowledge are directly related to the study: Information Science, Law and Computer Science. The methodology used in the investigative process is aligned with the qualitative approach. With respect to the technical procedures the research is classified as bibliographic or secondary sources. The results showed that the current Brazilian legislation does not provide the adequate mechanisms necessary to protect the intellectual property rights associated to an Information Architecture project to its holders.

Definição de requisitos de software baseada numa arquitetura de modelagem de negócios

Não é uma tarefa fácil definir requisitos para os sistemas de software que darão suporte a um negócio, dada a dinâmica de mudanças nos processos. O levantamento de requisitos tem sido feito de forma empírica, sem o apoio de métodos sistematizados que garantam o desenvolvimento baseado nos reais objetivos do negócio. A engenharia de software carece de métodos que tornem mais ordenadas e metódicas as etapas de modelagem de negócios e de levantamento de requisitos de um sistema. Neste artigo é apresentada uma metodologia de desenvolvimento de software resultante da incorporação de atividades propostas para modelagem de negócios e levantamento de requisitos, baseadas em uma arquitetura de modelagem de negócios. Essas atividades tornam o desenvolvimento de software mais sistemático e alinhado aos objetivos da organização, e podem ser incorporadas em qualquer metodologia de desenvolvimento baseada no UP (Unified Process - Processo Unificado).

Avaliação de painéis produzidos a partir de resíduos sólidos para aplicação na arquitetura

O presente trabalho tem por objetivo o reaproveitamento de resíduos sólidos na preparação de painéis para uso na arquitetura. Para atingir as metas propostas, painéis foram preparados a partir de resíduos provenientes de embalagens cartonadas e plásticas, utilizando-se como elemento de reforço, resíduos lignocelulósicos (casca de amendoim e de arroz). A concentração e a natureza dos resíduos utilizados como matriz e como carga foram variadas gerando doze condições experimentais diferentes. As propriedades avaliadas dos painéis foram o módulo de ruptura, módulo de elasticidade, tração perpendicular à superfície, inchamento em espessura, absorção de água e densidade. Todos os ensaios foram realizados segundo as normas ASTM D1037 e EN 317, referente à chapa de partículas. Os resultados foram analisados segundo a norma ANSI A208.1 que especifica as propriedades de desempenho requeridas para as chapas de partículas. Os painéis foram classificados como de baixa densidade, podendo ser utilizados como forros, divisórias, revestimento decorativos e demais aplicações que requerem as mesmas propriedades físicas e mecânicas. Os painéis a base de embalagem plástica reforçados com casca de arroz apresentaram propriedades superiores do que os demais painéis produzidos. O elemento arquitetônico desenvolvido neste estudo representa um novo mercado potencial, podendo ser empregado no ambiente urbano e rural, atendendo ao conceito de produto ecoeficiente.

Estruturas, arquitetura e evolucao do Complexo Granitoide Itaqui (SP)

The Itaqui Granitoid Complex is a drop shaped WNW-ESE trending intrusion with its head' at west. Its contacts with the low-grade metamorphic rocks of the Sao Roque Group are intrusive at west, northwest, north and northeast, and tectonic at south and northeast. The complex is built up by four main intrusive phases which characterize a rising and unroofing process. Petrographically the Itaqui granite comprises five distinct magmatic associations in nine igneous units. -from English summary

Evolvable hardware applied to voice recognition

This paper presents some results of the application on Evolvable Hardware (EHW) in the area of voice recognition. Evolvable Hardware is able to change inner connections, using genetic learning techniques, adapting its own functionality to external condition changing. This technique became feasible by the improvement of the Programmable Logic Devices. Nowadays, it is possible to have, in a single device, the ability to change, on-line and in real-time, part of its own circuit. This work proposes a reconfigurable architecture of a system that is able to receive voice commands to execute special tasks as, to help handicapped persons in their daily home routines. The idea is to collect several voice samples, process them through algorithms based on Mel - Ceptrais theory to obtain their numerical coefficients for each sample, which, compose the universe of search used by genetic algorithm. The voice patterns considered, are limited to seven sustained Portuguese vowel phonemes (a, eh, e, i, oh, o, u).