O contato em um click: ser-com em um mundo supervirtualizado

O presente estudo tem como objetivo compreender os sentidos da experiência de jovens e adultos com a interação social virtual, partindo de suas narrativas. Inspiradas nas ideias de Martin Heidegger, especialmente em seu seminário A Questão da Técnica , refletiremos sobre os modos de ser-com, em tempos de tecnologia, internet, consumo e hipermodernidade, contexto deste estudo, onde as coisas são vivenciadas em seu extremo (hiperconsumo, hipercorpo, hipermercado, hipercartões). Neste cenário, a Internet e as Tecnologias de Informação e Comunicação estão mediando, cada vez mais o contato do homem com o mundo, reconfigurando a vida em sociedade. Diante disso, apresentamos A Era do Click , em que são possibilitados novos meios de estar com os outros. Este é um estudo qualitativo, baseado na fenomenologia de Heidegger, por ser favorecedora da compreensão dos sentidos da experiência em relação à questão problematizada. Como estratégias de pesquisa foram utilizadas sondagem de campo e entrevistas individuais, inspiradas nas narrativas de Walter Benjamin. Cinco colaboradores relataram suas experiências de ser-com no mundo virtual. A partir de seus relatos foi possível compreender que o espaço virtual se revela como mais um lócus, dentre tantos, no cotidiano do ser do homem, em que emergem diferentes modos de ser-com. Dependendo de sua abertura, a proximidade ou o distanciamento tornam-se relativos, do mesmo modo que o pessoal e o impessoal, o próprio e o impróprio. Além disso, tornou-se claro que, a virtualidade pode ajudar a lidar com a solidão e a angústia temporariamente, da mesma forma que pode tornar-se uma barreira para um contato mais aprofundado e autêntico com os outros. Os colaboradores demonstraram uma atitude de serenidade, um poder dizer sim e não simultaneamente à técnica moderna, além de uma postura de meditar sobre os modos como se conectam. Questionamos as implicações em longo prazo da virtualização do contato, estimulando novos estudos, sob a luz da fenomenologia heideggeriana

Estudo da viabilidade do desenvolvimento de sistemas integrados baseados em redes em chip sem processadores: sistema IPNoSys

The increase of capacity to integrate transistors permitted to develop completed systems, with several components, in single chip, they are called SoC (System-on-Chip). However, the interconnection subsystem cans influence the scalability of SoCs, like buses, or can be an ad hoc solution, like bus hierarchy. Thus, the ideal interconnection subsystem to SoCs is the Network-on-Chip (NoC). The NoCs permit to use simultaneous point-to-point channels between components and they can be reused in other projects. However, the NoCs can raise the complexity of project, the area in chip and the dissipated power. Thus, it is necessary or to modify the way how to use them or to change the development paradigm. Thus, a system based on NoC is proposed, where the applications are described through packages and performed in each router between source and destination, without traditional processors. To perform applications, independent of number of instructions and of the NoC dimensions, it was developed the spiral complement algorithm, which finds other destination until all instructions has been performed. Therefore, the objective is to study the viability of development that system, denominated IPNoSys system. In this study, it was developed a tool in SystemC, using accurate cycle, to simulate the system that performs applications, which was implemented in a package description language, also developed to this study. Through the simulation tool, several result were obtained that could be used to evaluate the system performance. The methodology used to describe the application corresponds to transform the high level application in data-flow graph that become one or more packages. This methodology was used in three applications: a counter, DCT-2D and float add. The counter was used to evaluate a deadlock solution and to perform parallel application. The DCT was used to compare to STORM platform. Finally, the float add aimed to evaluate the efficiency of the software routine to perform a unimplemented hardware instruction. The results from simulation confirm the viability of development of IPNoSys system. They showed that is possible to perform application described in packages, sequentially or parallelly, without interruptions caused by deadlock, and also showed that the execution time of IPNoSys is more efficient than the STORM platform

Prova automática de satisfatibilidade módulo teoria aplicada ao método B

Este trabalho apresenta uma extensão do provador haRVey destinada à verificação de obrigações de prova originadas de acordo com o método B. O método B de desenvolvimento de software abrange as fases de especificação, projeto e implementação do ciclo de vida do software. No contexto da verificação, destacam-se as ferramentas de prova Prioni, Z/EVES e Atelier-B/Click n Prove. Elas descrevem formalismos com suporte à checagem satisfatibilidade de fórmulas da teoria axiomática dos conjuntos, ou seja, podem ser aplicadas ao método B. A checagem de SMT consiste na checagem de satisfatibilidade de fórmulas da lógica de primeira-ordem livre de quantificadores dada uma teoria decidível. A abordagem de checagem de SMT implementada pelo provador automático de teoremas haRVey é apresentada, adotando-se a teoria dos vetores que não permite expressar todas as construções necessárias às especificações baseadas em conjuntos. Assim, para estender a checagem de SMT para teorias dos conjuntos destacam-se as teorias dos conjuntos de Zermelo-Frankel (ZFC) e de von Neumann-Bernays-Gödel (NBG). Tendo em vista que a abordagem de checagem de SMT implementada no haRVey requer uma teoria finita e pode ser estendida para as teorias nãodecidíveis, a teoria NBG apresenta-se como uma opção adequada para a expansão da capacidade dedutiva do haRVey à teoria dos conjuntos. Assim, através do mapeamento dos operadores de conjunto fornecidos pela linguagem B a classes da teoria NBG, obtem-se uma abordagem alternativa para a checagem de SMT aplicada ao método B

Implementação da técnica de software pipelining na rede em chip IPNoSyS

Alongside the advances of technologies, embedded systems are increasingly present in our everyday. Due to increasing demand for functionalities, many tasks are split among processors, requiring more efficient communication architectures, such as networks on chip (NoC). The NoCs are structures that have routers with channel point-to-point interconnect the cores of system on chip (SoC), providing communication. There are several networks on chip in the literature, each with its specific characteristics. Among these, for this work was chosen the Integrated Processing System NoC (IPNoSyS) as a network on chip with different characteristics compared to general NoCs, because their routing components also accumulate processing function, ie, units have functional able to execute instructions. With this new model, packets are processed and routed by the router architecture. This work aims at improving the performance of applications that have repetition, since these applications spend more time in their execution, which occurs through repeated execution of his instructions. Thus, this work proposes to optimize the runtime of these structures by employing a technique of instruction-level parallelism, in order to optimize the resources offered by the architecture. The applications are tested on a dedicated simulator and the results compared with the original version of the architecture, which in turn, implements only packet level parallelism