High-performance payload data handling system for Gaia

Gaia is the most ambitious space astrometry mission currently envisaged and is a technological challenge in all its aspects. We describe a proposal for the payload data handling system of Gaia, as an example of a high-performance, real-time, concurrent, and pipelined data system. This proposal includes the front-end systems for the instrumentation, the data acquisition and management modules, the star data processing modules, and the payload data handling unit. We also review other payload and service module elements and we illustrate a data flux proposal.

High-performance payload data handling system for Gaia

Gaia is the most ambitious space astrometry mission currently envisaged and is a technological challenge in all its aspects. We describe a proposal for the payload data handling system of Gaia, as an example of a high-performance, real-time, concurrent, and pipelined data system. This proposal includes the front-end systems for the instrumentation, the data acquisition and management modules, the star data processing modules, and the payload data handling unit. We also review other payload and service module elements and we illustrate a data flux proposal.

Disseny i implementació d'un clúster high performance computing

Clúster format per una màquina principal HEAD Node més 19 nodes de càlcul de la gama SGI13 Altix14 XE Servers and Clusters, unides en una topologia de màster subordinat, amb un total de 40 processadors Dual Core i aproximadament 160Gb de RAM.

High-Performance-Tensile-Strength Alpha-Grass Reinforced Starch-Based Fully Biodegradable Composites

Though there has been a great deal of work concerning the development of natural fibers in reinforced starch-based composites, there is still more to be done. In general, cellulose fibers have lower strength than glass fibers; however, their specific strength is not far from that of fiberglass. In this work, alpha-fibers were obtained from alpha-grass through a mild cooking process. The fibers were used to reinforce a starch-based biopolymer. Composites including 5 to 35% (w/w) alpha-grass fibers in their formulation were prepared, tested, and subsequently compared with those of wood- and fiberglass-reinforced polypropylene (PP). The term “high-performance” refers to the tensile strength of the studied composites and is mainly due to a good interphase, a good dispersion of the fibers inside the matrix, and a good aspect ratio. The tensile strength of the composites showed a linear evolution for fiber contents up to 35% (w/w). The strain at break of the composites decreased with the fiber content and showed the stiffening effects of the reinforcement. The prepared composites showed high mechanical properties, even approaching those of glass fiber reinforced composites

Porting and performance analysis of EC-Earth System on the BSC-MareNostrum Supercomputer

Earth System Models (ESM) have been successfuly developed over past few years, and are currently beeing used for simulating present day-climate, seasonal to interanual predictions of climate change. The supercomputer performance plays an important role in climate modeling since one of the challenging issues for climate modellers is to efficiently and accurately couple earth System components on present day computers architectures. At the Barcelona Supercomputing Center (BSC), we work with the EC- Earth System Model. The EC- Earth is an ESM, which currently consists of an atmosphere (IFS) and an ocean (NEMO) model that communicate with each other through the OASIS coupler. Additional modules (e.g. for chemistry and vegetation ) are under development. The EC-Earth ESM has been ported successfully over diferent high performance computin platforms (e.g, IBM P6 AIX, CRAY XT-5, Intelbased Linux Clusters, SGI Altix) at diferent sites in Europ (e.g., KNMI, ICHEC, ECMWF). The objective of the first phase of the project was to identify and document the issues related with the portability and performance of EC-Earth on the MareNostrum supercomputer, a System based on IBM PowerPC 970MP processors and run under a Linux Suse Distribution. EC-Earth was successfully ported to MareNostrum, and a compilation incompatibilty was solved by a two step compilation approach using XLF version 10.1 and 12.1 compilers. In addition, the EC-Earth performance was analyzed with respect to escalability and trace analysis with the Paravear software. This analysis showed that EC-Earth with a larger number of IFS CPUs (<128) is not feasible at the moment since some issues exists with the IFS-NEMO balance and MPI Communications.

Cumulative dominance and heuristic performance in binary multi-attribute choice

Several studies have reported high performance of simple decision heuristics multi-attribute decision making. In this paper, we focus on situations where attributes are binary and analyze the performance of Deterministic-Elimination-By-Aspects (DEBA) and similar decision heuristics. We consider non-increasing weights and two probabilistic models for the attribute values: one where attribute values are independent Bernoulli randomvariables; the other one where they are binary random variables with inter-attribute positive correlations. Using these models, we show that good performance of DEBA is explained by the presence of cumulative as opposed to simple dominance. We therefore introduce the concepts of cumulative dominance compliance and fully cumulative dominance compliance and show that DEBA satisfies those properties. We derive a lower bound with which cumulative dominance compliant heuristics will choose a best alternative and show that, even with many attributes, this is not small. We also derive an upper bound for the expected loss of fully cumulative compliance heuristics and show that this is moderateeven when the number of attributes is large. Both bounds are independent of the values ofthe weights.

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Performance evaluation of MPEG-4 Video encoder on Adres

Actualment un típic embedded system (ex. telèfon mòbil) requereix alta qualitat per portar a terme tasques com codificar/descodificar a temps real; han de consumir poc energia per funcionar hores o dies utilitzant bateries lleugeres; han de ser el suficientment flexibles per integrar múltiples aplicacions i estàndards en un sol aparell; han de ser dissenyats i verificats en un període de temps curt tot i l’augment de la complexitat. Els dissenyadors lluiten contra aquestes adversitats, que demanen noves innovacions en arquitectures i metodologies de disseny. Coarse-grained reconfigurable architectures (CGRAs) estan emergent com a candidats potencials per superar totes aquestes dificultats. Diferents tipus d’arquitectures han estat presentades en els últims anys. L’alta granularitat redueix molt el retard, l’àrea, el consum i el temps de configuració comparant amb les FPGAs. D’altra banda, en comparació amb els tradicionals processadors coarse-grained programables, els alts recursos computacionals els permet d’assolir un alt nivell de paral•lelisme i eficiència. No obstant, els CGRAs existents no estant sent aplicats principalment per les grans dificultats en la programació per arquitectures complexes. ADRES és una nova CGRA dissenyada per I’Interuniversity Micro-Electronics Center (IMEC). Combina un processador very-long instruction word (VLIW) i un coarse-grained array per tenir dues opcions diferents en un mateix dispositiu físic. Entre els seus avantatges destaquen l’alta qualitat, poca redundància en les comunicacions i la facilitat de programació. Finalment ADRES és un patró enlloc d’una arquitectura concreta. Amb l’ajuda del compilador DRESC (Dynamically Reconfigurable Embedded System Compile), és possible trobar millors arquitectures o arquitectures específiques segons l’aplicació. Aquest treball presenta la implementació d’un codificador MPEG-4 per l’ADRES. Mostra l’evolució del codi per obtenir una bona implementació per una arquitectura donada. També es presenten les característiques principals d’ADRES i el seu compilador (DRESC). Els objectius són de reduir al màxim el nombre de cicles (temps) per implementar el codificador de MPEG-4 i veure les diferents dificultats de treballar en l’entorn ADRES. Els resultats mostren que els cícles es redueixen en un 67% comparant el codi inicial i final en el mode VLIW i un 84% comparant el codi inicial en VLIW i el final en mode CGA.

Creating and using a non-dedicated HPC cluster with ParallelKnoppix

This note describes ParallelKnoppix, a bootable CD that allows econometricians with average knowledge of computers to create and begin using a high performance computing cluster for parallel computing in very little time. The computers used may be heterogeneous machines, and clusters of up to 200 nodes are supported. When the cluster is shut down, all machines are in their original state, so their temporary use in the cluster does not interfere with their normal uses. An example shows how a Monte Carlo study of a bootstrap test procedure may be done in parallel. Using a cluster of 20 nodes, the example runs approximately 20 times faster than it does on a single computer.

Estudio de las diferentes alternativas para mejorar la respuesta de los filtros BAW (Bulk Acoustic Wave) con topología en escalera

Los requisitos de los dispositivos empleados en los nuevos sistemas de telecomunicaciones son: unas avanzadas prestaciones, reducido tamaño y bajo coste. Actualmente, se utilizan filtros basados en la tecnología SAW para trabajar a frecuencias de microondas. Dado los inconvenientes que presentan dicho tipo de filtros, se pretende substituirlos por filtros basados en tecnología BAW. La topología en escalera es hasta el momento la más extendida para diseñar estos filtros.

Determinació de diferents compostos bioactius en ingredients naturals per a l'elaboració de bombons funcionals amb beneficis cardiovasculars

Durant les darreres dècades, i degut, principalment, a un canvi en els hàbits alimentaris, hi ha hagut un augment a nivell mundial de malalties cròniques (l’obesitat, malalties cardiovasculars, etc.). En els països mediterranis hi ha menys incidència d’aquestes malalties i sembla ser que això es deu a l’anomenada dieta mediterrània. La dieta mediterrània es caracteritza per una combinació d’oli d’oliva com a grassa principal, verdures, hortalisses i fruites en abundància, lleguminoses, fruits secs, formatges i iogurt, peix, pa, pasta, cereals i els seus derivats i un consum moderat de vi i carns. Aquest model alimentari, ric en tocoferols, fitosterols i fitoestanols que ajuden a reduir el contingut de colesterol en sang, fa que en les poblacions mediterrànies hi hagi menys incidència de malalties cardiovasculars. Aquests compostos inhibeixen el deteriorament oxidatiu dels olis, actuen com agent antipolimerització per olis de fregir. Tenen capacitat de reduir els nivells de colesterol, evitant la incidència de malalties cardiovasculars. Els fitoesterols y fitoestanols es poden trobar en forma lliure o esterificada amb àcids grassos, àcids fenòlics i glucosa. Els objectius d’ aquest treball han estat, primer en el desenvolupament de mètodes d'anàlisi ràpids, fiables i robusts dels tocoferols, fitoesterols i fitoestanols i la seva aplicació en fruits sec, oli de segó, oli de pinyol de raïm i productes que els continguin. El primer mètode va estar basat en la cromatografía líquida (HPLC-DAD) amb extracció en fase sòlida (SPE) com tècnica alternativa a la saponificació para la determinació de fitoesterols lliures. Aquest mètode va estar aplicada a mostres de bombons que contenia fitoesterols. El segon mètode va estar basat en la cromatografia de gasos (GCFID) amb aponificació i SPE per quantificar fitoesterols i fitoestanols lliures, esterificats i totals. En els documents annexos es descriuen a profunditat els mètodes desenvolupats.

Enabling dCache to use preexistent mass storage systems

A mesura que la investigació depèn cada vegada més dels computadors, l'emmagatzematge de dades comença a convertir-se en un recurs escàs per als projectes, i suposa una gran part del cost total. Alguns projectes intenten resoldre aquest problema emprant emmagatzament distribuït. És doncs necessari que alguns centres proveeixin de grans quantitats d'emmagatzematge massiu de baix cost basat en cintes magnètiques. L'inconvenient d'aquesta solució és que el rendiment disminueix, particularment a l'hora de tractar-se de grans quantitats d'arxius petits. El nostre objectiu és crear un híbrid entre un sistema d'alt cost i rendiment basat en discs, i un de baix cost i rendiment basat en cintes. Per això, unirem dCache, un sistema d'emmagatzematge distribuït, amb Castor, un sistema d'emmagatzematge jeràrquic, creant sistemes de fitxers virtuals que contindran grans quantitats d'arxius petits per millorar el rendiment global del sistema.

Metodología de diseño de filtros CRF/SCF basada en modelos de resonadores BAW acoplados acústicamente

La creixent utilització de sistemes de comunicacions mòbils ha impulsat la demanda de filtres passabanda miniaturitzats d'elevades prestacions operant en el rang de freqüències de microones. Els Film Bulk Acoustic Resonators (FBAR) estan esdevenint la principal alternativa als filtres basats en ressonadors Surface Acoustic Wave (SAW) o als basats en ressonadors ceràmics. Els Stacked Crystal Filters (SCF) i els Coupled Resonator Filters (CRF) són configuracions FBAR que permeten assolir una excel·lent atenuació en la banda de refús. Aquest treball presenta un innovador circuit equivalent elèctric que modela el CRF. Llavors, es desenvolupa una metodologia de síntesi de filtres per al SCF i per al CRF utilitzant els seus circuits equivalents elèctrics. La metodologia de disseny presentada permet obtenir les dimensions de l'estructura del filtre acústic partint de les especificacions del filtre i de les restriccions pròpies de la tecnologia. S'han implementat diferents respostes de Chebyshev per a sistemes de comunicacions reals per tal de validar el procediment de disseny dels filtres obtenint els resultats esperats.

Análisis y diseño de filtros apilados basados en resonadores acústicos

Durant els últims anys la demanda de filtres pas banda de ràdio freqüència, de reduïdes dimensions, lleugers i d'elevades prestacions destinats a sistemes de comunicacions inalàmbriques s'ha incrementat de forma significativa. Aquests sistemes principalment són els sistemes de telefonia mòbil de tercera generació UMTS y el sistema de navegació GPS. Els filtres actuals, basats en ressonadors SAW (Surface Acoustic Wave), tenen unes dimensions reduïdes però estan limitats en freqüència (3 GHz) i la seva tecnologia no és compatible amb les tecnologies estàndards de circuits integrats. Per aquestes raons s'espera que els filtres basats en ressonadors BAW (Bulk Acoustic Wave) substitueixin als SAW. Els dos tenen dimensions similars, però els filtres BAW poden funcionar a freqüències superiors a 3 GHz, poden treballar amb nivells de potència majors, i és important destacar el fet que la seva tecnologia és compatible amb les tecnologies estàndards de circuits integrats. La investigació en l'àmbit dels filtres BAW s'ha centrat en millorar els processos tecnològics i la qualitat dels materials, però s'ha treballat poc en l'adaptació de les tècniques sistemàtiques de disseny de filtres a les particularitats d'aquesta tecnologia, per tant el principal objectiu d'aquest treball és presentar mètodes sistemàtics per al disseny de filtres BAW, centrant-se en l'estudi d’estructures apilades.

RADIC II: a fault tolerant architecture with flexible dynamic redundancy

The demand for computational power has been leading the improvement of the High Performance Computing (HPC) area, generally represented by the use of distributed systems like clusters of computers running parallel applications. In this area, fault tolerance plays an important role in order to provide high availability isolating the application from the faults effects. Performance and availability form an undissociable binomial for some kind of applications. Therefore, the fault tolerant solutions must take into consideration these two constraints when it has been designed. In this dissertation, we present a few side-effects that some fault tolerant solutions may presents when recovering a failed process. These effects may causes degradation of the system, affecting mainly the overall performance and availability. We introduce RADIC-II, a fault tolerant architecture for message passing based on RADIC (Redundant Array of Distributed Independent Fault Tolerance Controllers) architecture. RADIC-II keeps as maximum as possible the RADIC features of transparency, decentralization, flexibility and scalability, incorporating a flexible dynamic redundancy feature, allowing to mitigate or to avoid some recovery side-effects.