Disseny i implementació d'un conjunt de perifèrics de comunicació per a la seva incorporació en nous dissenys hardware del grup de robòtica i visió per computador

El grupo de robòtica i Visió fabricó la tarjeta gráfica MAGCL para el tratamiento de imágenes en tiempo real, en la que se incluyó un conector IDC20 proveniente de parte del bus de datos, de la FPGA que contiene, destinado a futuras aplicaciones. Con este proyecto se quiere aprovechar este conector para la comunicación de la placa con un PC, y se desarrollarán los puertos de comunicación serie RS232 y USB, Universal Serial Bus.El objetivo de este proyecto es establecer la comunicación de la tarjeta gráfica con un PC a través de estos dos tipos de puerto. Una vez conseguida la comunicación, quedan una serie de librerías hardware que pueden ayudar en la realización de futuros proyectos. La placa posee una FPGA (field programable gate array) destinada al desarrollo, pero programando esas librerías sobre otros componentes, se pueden utilizar estos puertos de forma permanente o exclusiva

Simulations of parasitic and intrinsic capacitances related to Multiple-Gate-Field-Effect Transistor architectures

Report for the scientific sojourn carried out at the Université Catholique de Louvain, Belgium, from March until June 2007. In the first part, the impact of important geometrical parameters such as source and drain thickness, fin spacing, spacer width, etc. on the parasitic fringing capacitance component of multiple-gate field-effect transistors (MuGFET) is deeply analyzed using finite element simulations. Several architectures such as single gate, FinFETs (double gate), triple-gate represented by Pi-gate MOSFETs are simulated and compared in terms of channel and fringing capacitances for the same occupied die area. Simulations highlight the great impact of diminishing the spacing between fins for MuGFETs and the trade-off between the reduction of parasitic source and drain resistances and the increase of fringing capacitances when Selective Epitaxial Growth (SEG) technology is introduced. The impact of these technological solutions on the transistor cut-off frequencies is also discussed. The second part deals with the study of the effect of the volume inversion (VI) on the capacitances of undoped Double-Gate (DG) MOSFETs. For that purpose, we present simulation results for the capacitances of undoped DG MOSFETs using an explicit and analytical compact model. It monstrates that the transition from volume inversion regime to dual gate behaviour is well simulated. The model shows an accurate dependence on the silicon layer thickness,consistent withtwo dimensional numerical simulations, for both thin and thick silicon films. Whereas the current drive and transconductance are enhanced in volume inversion regime, our results show thatintrinsic capacitances present higher values as well, which may limit the high speed (delay time) behaviour of DG MOSFETs under volume inversion regime.

Efficiency and reliability enhancement of silicon nanocrystal field-effect luminescence from nitride-oxide gate stacks

We report on a field-effect light emitting device based on silicon nanocrystals in silicon oxide deposited by plasma-enhanced chemical vapor deposition. The device shows high power efficiency and long lifetime. The power efficiency is enhanced up to 0.1 %25 by the presence of a silicon nitride control layer. The leakage current reduction induced by this nitride buffer effectively increases the power efficiency two orders of magnitude with regard to similarly processed devices with solely oxide. In addition, the nitride cools down the electrons that reach the polycrystalline silicon gate lowering the formation of defects, which significantly reduces the device degradation.

Plataforma telemàtica de serveis administratius de l'Ajuntament de Ripollet

PTSA és el projecte resultat del desenvolupament de la Plataforma Telemàtica de Serveis Administratius proposada com a iniciativa per l'Ajuntament de Ripollet. Amb l'objectiu de promoure la utilització dels canals de comunicació segurs entre el ciutadà i l'Administració, aporta els serveis d'acreditació, registre i consulta. Integrada amb el portal ripollet.cat, implementa les tecnologies per al tractament de l'acreditació d'usuaris mitjançant certificació digital i la generació dinàmica de documents signats electrònicament. Dins el marc d'execució de la llei 11/2007 d'accés electrònic dels ciutadans als serveis públics, és un gran primer pas en el llarg camí amb destinació a una Administració electrònica completa i de qualitat.

Diseño de una plataforma de lectura, test y caracterización para ROICs de rayos X basada en el microprocesador LEON

Aquest project es situa dins del marc del CNM-IMB (CSIC). Consisteix en el disseny d'un sistema de biòpsia mamaria en temps real. Per realitzar aquest sistema s’ha dissenyat una plataforma de lectura, test y caracterització pel ROIC Medipix2 que es basa en el microprocessador LEON3 i és programat sobre una FPGA.

Emulador de un microcontrolador PIC 16F84 basado en una FPGA

L'objectiu d'aquest projecte és investigar la viabilitat de realització d'emuladors de microcontroladors basats en circuïts electrònics de lògica programable mitjançant un avantprojecte que analitzi les tècniques i eines necessàries.

Synthesis, structural order and magnetic behavior of self-assembled epsilon-Co nanocrystal arrays

The synthesis of magnetic nanoparticles with monodispere size distributions, their self assembly into ordered arrays and their magnetic behavior as a function of structural order (ferrofluids and 2D assemblies) are presented. Magnetic colloids of monodispersed, passivated, cobalt nanocrystals were produced by the rapid pyrolysis of cobalt carbonyl in solution. The size, size distribution (std. dev.< 5%) and the shape of the nanocrystals were controlled by varying the surfactant, its concentration, the reaction rate and the reaction temperature. The Co particles are defect-free single crystals with a complex cubic structure related to the beta phase of manganese (epsilon-Co). In the 2D assembly, a collective behavior was observed in the low-field susceptibility measurements where the magnetization of the zero field cooled process increases steadily and the magnetization of the field cooling process is independent the temperature. This was different from the observed behavior in a sample comprised of disordered interacting particles. A strong paramagnetic contribution appears at very low temperatures where the magnetization increases drastically after field cooling the sample. This has been attributed to the Co surfactant-particle interface since no magnetic atomic impurities are present in these samples.

Top-gate microcrystalline silicon TFTs processed at low temperature (<200ºC)

N-type as well P-type top-gate microcrystalline silicon thin film transistors (TFTs) are fabricated on glass substrates at a maximum temperature of 200 °C. The active layer is an undoped μc-Si film, 200 nm thick, deposited by Hot-Wire Chemical Vapor. The drain and source regions are highly phosphorus (N-type TFTs) or boron (P-type TFTs)-doped μc-films deposited by HW-CVD. The gate insulator is a silicon dioxide film deposited by RF sputtering. Al-SiO 2-N type c-Si structures using this insulator present low flat-band voltage,-0.2 V, and low density of states at the interface D it=6.4×10 10 eV -1 cm -2. High field effect mobility, 25 cm 2/V s for electrons and 1.1 cm 2/V s for holes, is obtained. These values are very high, particularly the hole mobility that was never reached previously.

Desenvolupament d'interfícies HW per a FPGA des de Matlab

Aquest projecte consisteix en el desenvolupament d’estructures hardware digitals, sintetitzables sobre FPGA i realitzades des d’un entorn gràfic de disseny a nivell de sistema (alt nivell). S'ha escollit el Simulink (entorn gràfic que treballa sobre el software matemàtic Matlab de Mathworks) com a entorn de disseny, i que gràcies a la interfície proporcionada per Altera (DSPBuilder) és capaç de generar codi VHDL sintetitzable. Concretament ens centrarem en la gestió d’un sistema capturador d'imatges de comptadors del cabal d'aigua, en el qual volem fer la caracterització del comptador. Aquest capturador consta bàsicament d'un sensor d'imatge i una FPGA. En aquesta caracterització el que es pretén es ajustar els diferents paràmetres del sistema per fer que la lectura sigui òptima per a cada model de comptador que existeixen al mercat, com ara l'exposició del sensor, el guany d'un color, la realització d'un filtrat de la imatge, etc.

Mobilitat inter-plataforma d'agents software: protocol de migració fragmentada

En aquest projecte s'ha realitzat l'anàlisi, disseny i implementació d'un protocol de migració d'agents software basat en l'enviament del codi dels agents fragmentat en múltiples missatges. Aquest protocol es troba dins d'una arquitectura de migració multi-protocol per a la mobilitat d'agents entre plataformes JADE. Finalment, s'ha realitzat un estudi que compara el rendiment assolit pel protocol i les prestacions que aporta.

Desenvolupament d'un servei criptogràfic per a la plataforma JADE

El present projecte de fi de carrera té com a objectiu principal el desenvolupament d’un servei criptogràfic per a la plataforma JADE, perquè es puguin implementar agents mòbils autoprotegits. Aquest objectiu s’ha aconseguit dotant les plataformes amb un parell de claus asimètriques i facilitant a l’agent funcions que utilitzen la clau privada de la plataforma entre un gran ventall de funcions criptogràfiques diferents.

Análisis y diseño de un procesador RISC simple para adquisición y proceso de datos

Aquest projecte té com a objectiu l'anàlisi de prestacions de processadors RISC de baix cost i el disseny d'un processador RISC simple per a aplicacions de propòsit general relacionades amb l'adquisició i el procés simple de dades. Com a resultat es presenta el processador SR3C de 32 bits i arquitectura RISC. Aquest processador s'ha descrit i simulat mitjançant el llenguatge de descripció de hardware VHDL i s'ha sintetitzat en una FPGA. El processador està preparat per poder utilitzar-se en SoCs reals gràcies al compliment de l'estàndard de busos Wishbone. A més també es pot utilitzar com plataforma educativa gràcies a l'essamblador i simulador desenvolupats.

Creació d'IP Cores en una plataforma NIOS: metodologia de disseny

NIOS és el processador que Altera empra en els seus dissenys SOC (System On Chip). Per tal de facilitar-ne el seu ús, Altera també proporciona una plataforma de desenvolupament SOPC (System On Programable Chip) que agilitza enormement el disseny d’aquests sistemes. Així doncs, aquest projecte està centrat en la definició metodològica per a la creació d'IP Cores en una plataforma NIOS.

Proposta de migració segura d'agents amb sol·licitud de classes sota demanda per a la plataforma JADE

Aquest projecte consisteix en la implementació d'una migració d'agents mòbils amb sol·licitud de classes sota demanda de manera segura per a la plataforma JADE. En aquest projecte hem desenvolupat dos protocols de control d'accés i autentificació sobre agents i/o plataformes. Però la línia central de desenvolupament d'aquest projecte radica en la creació d'un protocol de migració sota demanda d'agents. Hem implementat dues versions d'aquest protocol. La primera versió del protocol de migració es centra en la sol·licitud de classes sota demanda i la segona versió, per tal de millorar-ne el rendiment de la primera, emmagatzema les classes que ha demanat sota demanada en una cache de la plataforma.

Visió per computador en una plataforma basada en un DSP

En aquest projecte s'usa el servidor de vídeo d'Axis Communications 242s IV, basat en el DSP TMS320DM642 de Texas Instruments, com a plataforma per a la implementació d'un algorisme d'extracció de fons i pel desenvolupament d'una solució completa de comptatge de persones per a càmera zenital. En el primer cas, s'ha optimitzat i comparat el rendiment de l'algorisme amb el d'una versió per a PC per a avaluar el DSP com a processador per a lamigració d'una aplicació completa de vídeovigilància. En el segon cas s'han integrat tots els components del servidor en el desenvolupament del comptador per avaluar la plataforma com a base per a solucions completes.