Desenvolupament d'interfícies HW per a FPGA des de Matlab

Aquest projecte consisteix en el desenvolupament d’estructures hardware digitals, sintetitzables sobre FPGA i realitzades des d’un entorn gràfic de disseny a nivell de sistema (alt nivell). S'ha escollit el Simulink (entorn gràfic que treballa sobre el software matemàtic Matlab de Mathworks) com a entorn de disseny, i que gràcies a la interfície proporcionada per Altera (DSPBuilder) és capaç de generar codi VHDL sintetitzable. Concretament ens centrarem en la gestió d’un sistema capturador d'imatges de comptadors del cabal d'aigua, en el qual volem fer la caracterització del comptador. Aquest capturador consta bàsicament d'un sensor d'imatge i una FPGA. En aquesta caracterització el que es pretén es ajustar els diferents paràmetres del sistema per fer que la lectura sigui òptima per a cada model de comptador que existeixen al mercat, com ara l'exposició del sensor, el guany d'un color, la realització d'un filtrat de la imatge, etc.

Análisis y diseño de un procesador RISC simple para adquisición y proceso de datos

Aquest projecte té com a objectiu l'anàlisi de prestacions de processadors RISC de baix cost i el disseny d'un processador RISC simple per a aplicacions de propòsit general relacionades amb l'adquisició i el procés simple de dades. Com a resultat es presenta el processador SR3C de 32 bits i arquitectura RISC. Aquest processador s'ha descrit i simulat mitjançant el llenguatge de descripció de hardware VHDL i s'ha sintetitzat en una FPGA. El processador està preparat per poder utilitzar-se en SoCs reals gràcies al compliment de l'estàndard de busos Wishbone. A més també es pot utilitzar com plataforma educativa gràcies a l'essamblador i simulador desenvolupats.

Disseny d'un sistema HW/SW de control remot amb dispositius FPGA

El projecte que es presenta a continuació, té com a objectiu implementar un sistema HW/SW encastat en una FPGA, capaç d’executar funcions de control remot per infraroig en plataformes de televisió flexibles de Sony Corp. El disseny obtingut, s’incorporarà a un sistema més ampli de verificació i test de circuits impresos, dins del marc de producció SMD. La finalitat d’aquest projecte, és la realització d’un sistema flexible per a la implementació de comandaments de comunicació per infraroig amb circuits impresos. Prèviament, s’ha estudiat els conceptes bàsics referents a la implementació de sistemes amb FPGAs, la seva metodologia de desenvolupament i les principals característiques de la seva arquitectura. Com a especificacions, s’ha utilitzat l’estàndard de control remot per infraroig de Sony Corp SIRCS (Sony Infrared remote control system).

Desarrollo de un sistema integrado de navegación inercial: interfície IMU + FPGA

Els sistemes automatitzats que requereixen d’un control d’estabilitat o moviment es poden trobar cada cop en més àmbits. Aplicacions UAV o de posicionament global són les més comunes per aquest tipus de sistemes, degut a que necessiten d’un control de moviment molt precís. Per a dur a terme aquest procés s’utilitzen unitats de mesura inercial, que mitjançant acceleròmetres i giroscopis degudament posicionats, a més a més d’una correcció del possible error que puguin introduir aquests últims, proporcionen una acceleració i una velocitat angular de les quals es pot extreure el camí efectuat per aquestes unitats. La IMU, combinada amb un GPS i mitjançant un filtre de Kalman, proporcionen una major exactitud , a més d’un punt de partida (proporcionat per el GPS), un recorregut representable en un mapa y, en el cas de perdre la senyal GPS, poder seguir adquirint dades de la IMU. Aquestes dades poden ser recollides i processades per una FPGA, que a la vegada podem sincronitzar amb una PDA per a que l’usuari pugui veure representat el moviment del sistema. Aquest treball es centra en el funcionament de la IMU i l’adquisició de dades amb la FPGA. També introdueix el filtre de Kalman per a la correcció de l’error dels sensors.

Emulador de un microcontrolador PIC 16F84 basado en una FPGA

L'objectiu d'aquest projecte és investigar la viabilitat de realització d'emuladors de microcontroladors basats en circuïts electrònics de lògica programable mitjançant un avantprojecte que analitzi les tècniques i eines necessàries.

Disseny d'un cronòmetre i d'un freqüencímetre integrats en un NIOS controlats sobre μClinux

El projecte que es presenta permet analitzar els avantatges i inconvenients d’una programació orientada a hardware i d’una programació orientada a software a partir del desenvolupament de dos dissenys, un cronòmetre i un freqüencímetre en cadascun dels modes de programació. Donat que en les dues aplicacions es requereix alta precisió de temps (μs) i flexibilitat en el control, la solució final que es proposa és un disseny “mixt” amb dos mòduls hardware específics (cronòmetre i freqüencímetre) integrats en un NIOS/CPU sobre una FPGA. Els dos mòduls es controlen per software sobre un sistema Linux empotrat (μCLinux).

Sistema de comunicació sense fils utilitzant Zigbee per PDA

En aquest projecte es presenta el disseny i desenvolupament d'un conjunt d'interfícies per a un sistema de comunicació basat en l'estàndard Zigbee. El sistema està composat per una tarja que integra el mòdul Zigbee, un microcontrolador i una FPGA, que es vol controlar des d'un sistema Pocket PC a través del port SD. La implementació consta d’un driver SDIO per Windows CE 4.2, el controlador SDIO a la FPGA i l'enllaç de comunicació entre la FPGA i el microcontrolador.

Arquitectura wormhole per a una NoC 2D-Mesh

Aquest projecte presenta la implementació d'un disseny, i la seva posterior síntesi en una FPGA, d'una arquitectura de tipus wormhole packet switching per a una infraestructura de NetWork-On-Chip amb una topologia 2D-Mesh. Agafant un router circuit switching com a punt de partida, s'han especificat els mòduls en Verilog per tal d'obtenir l'arquitectura wormhole desitjada. Dissenyar la màquina de control per governar els flits que conformen els paquets dins la NoC,i afegir les cues a la sortida del router (outuput queuing) són els punts principals d'aquest treball. A més, com a punt final s'han comparat ambdues arquitectures de router en termes de costos en àrea i en memòria i se n’han obtingut diverses conclusions i resultats experimentals.

Diseño de una plataforma de lectura, test y caracterización para ROICs de rayos X basada en el microprocesador LEON

Aquest project es situa dins del marc del CNM-IMB (CSIC). Consisteix en el disseny d'un sistema de biòpsia mamaria en temps real. Per realitzar aquest sistema s’ha dissenyat una plataforma de lectura, test y caracterització pel ROIC Medipix2 que es basa en el microprocessador LEON3 i és programat sobre una FPGA.

Optimització i implementació en Simulink de l'adquisició d'un senyal GPS amb blocs FFT

Aquest projecte es tracta de la optimització i la implementació de l’etapa d’adquisició d’un receptor GPS. També inclou una revisió breu del sistema GPS i els seus principis de funcionament. El procés d’adquisició s’ha estudiat amb detall i programat en els entorns de treball Matlab i Simulink. El fet d’implementar aquesta etapa en dos entorns diferents ha estat molt útil tant de cara a l’aprenentatge com també per la comprovació dels resultats obtinguts. El principal objectiu del treball és el disseny d’un model Simulink que es capaç d’adquirir una senyal capturada amb hardware real. En realitat, s’han fet dues implementacions: una que utilitza blocs propis de Simulink i l’altra que utilitza blocs de la llibreria Xilinx. D’aquesta manera, posteriorment, es facilitaria la transició del model a la FPGA utilitzant l’entorn ISE de Xilinx. La implementació de l’etapa d’adquisició es basa en el mètode de cerca de fase de codi en paral·lel, el qual empra la operació correlació creuada mitjançant la transformada ràpida de Fourier (FFT). Per aquest procés es necessari realitzar dues transformades (per a la senyal entrant i el codi de referència) i una antitransformada de Fourier (per al resultat de la correlació). Per tal d’optimitzar el disseny s’utilitza un bloc FFT, ja que tres blocs consumeixen gran part dels recursos d’una FPGA. En lloc de replicar el bloc FFT, en el model el bloc és compartit en el temps gràcies a l’ús de buffers i commutadors, com a resultat la quantitat de recursos requerits per una implementació en una FPGA es podria reduir considerablement.

Sistema de manteniment de l'equilibri per a un robot bípede

Dins el departament d’Electrònica, Informàtica i Automàtica de la Universitat de Girona s’handissenyat i construït dues plataformes bípedes per a l’ús docent. La mésevolucionada d’elles, finalitzada l’any 1999, està composada per dues cames d’alumini ambtres actuadors lineals cada una, simulant la funció del turmell, del genoll i del maluc. Els objectius que es pretenen aconseguir amb aquest projecte són molt concrets i tots ellsestan destinats a millorar el funcionament del robot bípede. Aquests objectius són: (1)dissenyar dos graus de llibertat lineals en forma de pla XY per moure el pes que convinguiper assegurar l’equilibri durant el moviment de la plataforma bípede, (2) dissenyar una placaamb una FPGA que generi senyals PWM pels vuit motors disponibles, que llegeixi els dosencoders dels motors del pla XY i que es comuniqui amb un PC equipat amb una tarjad’adquisició de dades específica, (3) dissenyar una placa de potència adequada pel controldels motors, (4) finalment realitzar un programa per comprovar el correcte funcionament deles plaques, dels actuadors i dels sensors utilitzats en la plataforma bípede

Estudio de un kit de diseño mixto con Softcore Microblaze e IP's, para el control ESP, ASR y ABS

Este proyecto consiste en el estudio de una placa de prototipado mixta analógico-digital formada principalmente por un PSoC, una FPGA y memoria flash para determinar sus capacidades en sistemas de control ESP, ASR y ABS. El estudio se basa en concluir la lógica que se puede añadir al dispositivo para enfocarlo a unas aplicaciones que, a pesar de ser muy comunes en coches, está poco desarrollado en motocicletas y ciclomotores. Es por ello surge el interés de diseñar un sistema del más bajo coste posible para impulsar su desarrollo.

Disseny i implementació d'un conjunt de perifèrics de comunicació per a la seva incorporació en nous dissenys hardware del grup de robòtica i visió per computador

El grupo de robòtica i Visió fabricó la tarjeta gráfica MAGCL para el tratamiento de imágenes en tiempo real, en la que se incluyó un conector IDC20 proveniente de parte del bus de datos, de la FPGA que contiene, destinado a futuras aplicaciones. Con este proyecto se quiere aprovechar este conector para la comunicación de la placa con un PC, y se desarrollarán los puertos de comunicación serie RS232 y USB, Universal Serial Bus.El objetivo de este proyecto es establecer la comunicación de la tarjeta gráfica con un PC a través de estos dos tipos de puerto. Una vez conseguida la comunicación, quedan una serie de librerías hardware que pueden ayudar en la realización de futuros proyectos. La placa posee una FPGA (field programable gate array) destinada al desarrollo, pero programando esas librerías sobre otros componentes, se pueden utilizar estos puertos de forma permanente o exclusiva