Desplegament dels circuits dedicats de 1 i 10 Gbps entre el PIC i el CERN

Aquest projecte consisteix a realitzar el disseny i desplegament d'una connexió entre el Port d'Informació Científica (PIC) i el Consell Europeu per a la Recerca Nuclear (CERN) sobre un circuit dedicat amb una velocitat de transferència de 10 Gbps. En una primera fase el desplegament de la connexió es realitza sobre un circuit dedicat de 1 Gbps. El projecte implica la certificació dels circuits dedicats de 1 i 10 Gbps i el disseny dels plans d'actuació que han de permetre la integració de les noves connexions dins la xarxa i els serveis del PIC.

Cortical mapping of the neuronal circuits modulating the muscle tone. Introduction to the electrophysiological treatment of the spastic hand.

L’objectiu d’aquest estudi es investigar l’organització cortical junt amb la connectivitat còrtico-subcortical en subjectes sans, com a estudi preliminar. Els mapes corticals s’han fet per TMS navegada, i els punts motors obtinguts s’han exportant per estudi tractogràfic i anàlisi de las seves connexions. El coneixement precís de la localització de l’àrea cortical motora primària i les seves connexions es la base per ser utilitzada en estudis posteriors de la reorganització cortical i sub-cortical en pacients amb infart cerebral. Aquesta reorganització es deguda a la neuroplasticitat i pot ser influenciada per els efectes neuromoduladors de la estimulació cerebral no invasiva.

Buffer Capacity Allocation: A method to QoS support on MPLS networks

This paper describes an optimized model to support QoS by mean of Congestion minimization on LSPs (Label Switching Path). In order to perform this model, we start from a CFA (Capacity and Flow Allocation) model. As this model does not consider the buffer size to calculate the capacity cost, our model- named BCA (Buffer Capacity Allocation)- take into account this issue and it improve the CFA performance. To test our proposal, we perform several simulations; results show that BCA model minimizes LSP congestion and uniformly distributes flows on the network

Pulse propagation sustained by noise in arrays of bistable electronic circuits

One-dimensional arrays of nonlinear electronic circuits are shown to support propagation of pulses when operating in a locally bistable regime, provided the circuits are under the influence of a global noise. These external random fluctuations are applied to the parameter that controls the transition between bistable and monostable dynamics in the individual circuits. As a result, propagating fronts become destabilized in the presence of noise, and the system self-organizes to allow the transmission of pulses. The phenomenon is also observed in weakly coupled arrays, when propagation failure arises in the absence of noise.

Comments on "On resistor-induced thermal noise in linear circuits"

Correspondència referida a l'article de R. Giannetti, publicat ibid. vol.49 p.87-88

Error probability in synchronous digital circuits due to power supply noise

This paper presents a probabilistic approach to model the problem of power supply voltage fluctuations. Error probability calculations are shown for some 90-nm technology digital circuits.The analysis here considered gives the timing violation error probability as a new design quality factor in front of conventional techniques that assume the full perfection of the circuit. The evaluation of the error bound can be useful for new design paradigms where retry and self-recoveringtechniques are being applied to the design of high performance processors. The method here described allows to evaluate the performance of these techniques by means of calculating the expected error probability in terms of power supply distribution quality.

Improving the efficiency of PV low-power processing circuits by selecting an optimal inductor current of the DC/DC converter

In the context of autonomous sensors powered by small-size photovoltaic (PV) panels, this work analyses how the efficiency of DC/DC-converter-based power processing circuits can be improved by an appropriate selection of the inductor current that transfers the energy from the PV panel to a storage unit. Each component of power losses (fixed, conduction and switching losses) involved in the DC/DC converter specifically depends on the average inductor current so that there is an optimal value of this current that causes minimal losses and, hence, maximum efficiency. Such an idea has been tested experimentally using two commercial DC/DC converters whose average inductor current is adjustable. Experimental results show that the efficiency can be improved up to 12% by selecting an optimal value of that current, which is around 300-350 mA for such DC/DC converters.

Disseny d'un acoblador direccional amb metamaterials

En aquest treball es descriu el disseny d’un acoblador direccional en anell de 1.5λ, habitualment anomenat rat-race, mitjançant metamaterials. S’utilitza una línia microstrip amb gap capacitiu en sèrie i una cel·la left-handed basada en un ressonador d’anells oberts complementari (CSRR), fent així possible una reducció de la longitud de la línia de 270º en un factor 5. Gràcies a aquesta disminució de longitud, l’àrea del dispositiu és 4 vegades menor que la del rat-race convencional. La mesura mostra que el comportament és el desitjat a la freqüència d’operació.

Disseny d'un divisor de potència programable per aplicació a antenes reconfigurables

En sistemes de comunicacions moderns, es dedica un interès especial als circuits i dispositius reconfigurables, tant per aplicacions comercials com militars. Aquest interès es fonamenta en la necessitat de sistemes d'altes prestacions i en les especificacions creixentment restrictives que això suposa en un ampli ventall d'aspectes. Dins aquest marc de reconfigurabilitat i adaptabilitat s'emmcarca el disseny proposat en el present projecte: un divisor de potència variable.

Disseny i implementació hardware d'algorismes de reconeixement de caràcters per comptadors d'aigua

Aquest projecte consisteix en l'estudi, comparació i implementació en hardware d'algoritmes de reconeixement de caràcters per integrar en un sistema intel·ligent de captura d'imatges. Aquest sistema, integrat per una càmera amb format i característiques específiques i que anirà acoblat a un comptador d'aigua tradicional, en captarà imatges i les enviarà per RF al punt de recepció de la companyia. L'objectiu principal consisteix en aconseguir un disseny que redueixi al màxim la quantitat d'informació per transmetre, tenint en compte les limitacions de l'entorn.

FIB una eina per a l'enginyeria de materials

En aquest projecte es presenta la tecnologia FIB com una eina capaç d'oferir solucions de nanocaracterització i nanofabricació dins de l'entorn del BCN-b. En primer lloc es fa una breu descripció dels fenòmens que ocorren durant la utilització de l'equip i sobre les característiques i components que l'integren. S'analitza casos concrets d'inspecció de seccions de mostres de diferents naturalesa (materials multicapa, dispositius electromecànics i òptics, materials biològics), de preparació de mostres TEM, d'edició de circuits electrònics, de nanofabricació sobre diferents materials (conductors i aïllants) i de nanoexperimentació. Aquestes aplicacions són exemples sobre l'ús que ha tingut l'equip durant la realització d'aquest projecte i, sobretot, serveixen de carta de presentació sobre el gran ventall de possibilitats que, amb el CrossBeam 1560 XB, es pot oferir. Finalment, es conclou explicant quina serà la política de funcionament de l'equip i les previsions sobre la seva gestió.

Implantación de un ERP en una compañía de apuestas por Internet

Aquest projecte intenta cobrir les necessitats que genera una empresa nova que vol vendre loteria a Internet. Es necessita tenir ben definits els circuits de compra, de venda, de facturació, de control d'existències, de cobraments i de pagaments, entre d'altres. Per gestionar tota aquesta activitat, s’ha fet servir el ERP Navision amb SQL Server, adaptant-lo i creant noves funcionalitats. L'aplicació Web ha estat integrada amb Navision i s'ha desenvolupat la seva funcionalitat, tenint sessions per a usuari amb comptes propis que permeten la consulta i la compra dels productes que ofereix l'empresa.

Laboratorio virtual de sistemas digitales

El projecte "Laboratori virtual de sistemes digitals" és un simulador de l'aula de pràctiques de l'assignatura de sistemes digitals, desenvolupat en Java. Integra tots els components que es troben els estudiants de la matèria quan han de realitzar les pràctiques: placa, xips, cables, generador d'ones, oscil·loscopi.... I es permetrà així la implementació i prova de circuits digitals. També pretén ser una eina útil pel funcionament de la part pràctica de l'assignatura, sent un recurs gratuït i accessible gràcies a Internet.

Arquitectura wormhole per a una NoC 2D-Mesh

Aquest projecte presenta la implementació d'un disseny, i la seva posterior síntesi en una FPGA, d'una arquitectura de tipus wormhole packet switching per a una infraestructura de NetWork-On-Chip amb una topologia 2D-Mesh. Agafant un router circuit switching com a punt de partida, s'han especificat els mòduls en Verilog per tal d'obtenir l'arquitectura wormhole desitjada. Dissenyar la màquina de control per governar els flits que conformen els paquets dins la NoC,i afegir les cues a la sortida del router (outuput queuing) són els punts principals d'aquest treball. A més, com a punt final s'han comparat ambdues arquitectures de router en termes de costos en àrea i en memòria i se n’han obtingut diverses conclusions i resultats experimentals.