Projecto de execução de uma obra de arte

Trabalho de Projecto para obtenção do grau de Mestre em Engenharia na Área de Especialização em Estruturas

Projecto de execução de estruturas e fundações de uma obra de arte corrente em betão armado e pré-esforçado

Trabalho de Projecto para obtenção do grau de Mestre em Engenharia Civil.

Otimização de estruturas de destilação azeotrópica com recurso a planeamento experimental

Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia Química e Biológica

Análise da sinistralidade rodoviária no concelho de Loures em meio interurbano

Dissertação para obtenção do grau de Mestre em Engenharia na Área de Especialização em Vias de Comunicação e Transporte

Dimensionamento sísmico de um edifício de betão armado segundo os eurocódigos: verificação segundo o eurocódigo 8 parte 3

Trabalho de Dissertação de Natureza Científica para obtenção do grau de Mestre em Engenharia Civil

Moradia no centro histórico do Montijo: reabilitação vs construção nova

Dissertação para obtenção do grau de Mestre em Engenharia Civil na Área de Especialização de Edificações

Desenvolvimento de modelo de primeiros princípios para simulação dinâmica de uma coluna de destilação contínua

Trabalho Final de Mestrado para obtenção do grau de Mestre em Engenharia Química e Biológica

Sparse matrix multiplication on a reconfigurable many-core architecture

Sparse matrix-vector multiplication (SMVM) is a fundamental operation in many scientific and engineering applications. In many cases sparse matrices have thousands of rows and columns where most of the entries are zero, while non-zero data is spread over the matrix. This sparsity of data locality reduces the effectiveness of data cache in general-purpose processors quite reducing their performance efficiency when compared to what is achieved with dense matrix multiplication. In this paper, we propose a parallel processing solution for SMVM in a many-core architecture. The architecture is tested with known benchmarks using a ZYNQ-7020 FPGA. The architecture is scalable in the number of core elements and limited only by the available memory bandwidth. It achieves performance efficiencies up to almost 70% and better performances than previous FPGA designs.

Análise do comportamento dinâmico de uma plataforma sísmica e de um pórtico em betão armado e a sua evolução com o dano acumulado

Trabalho de Dissertação de Natureza Científica para obtenção do grau de Mestre em Engenharia Civil na Área de Especialização em Estruturas