新型多道高精度的时间一电压转换电路系统的设计

现在的粒子物理和核物理实验中,大规模探测器得到广泛应用,对后继的电子学系统主要要求能量分辨率好,时间响应快,屏蔽特性好,性能稳定,易于控制,高集成度,高密度等。为了满足这些要求,我们采用经过改进的经典的模拟电路与数字控制电路相结合的方式,将重点讨论系统的控制系统的设计与实现。

用VHDL实现的23位快速浮点数加减法器

With the development of LSI, FPGA/CPLD has been used more and more in the fields of digital signal processing and au-tocontrol and so on. And with the development of the techniques of digital processing, for fitting the system’s function, it should be a higher requirement to speed and used-resource to compute the floating point numbers. The author introduces a high speed adder-subtracter of the 23 bit’s floating point numbers, which is carried out with the parallel arithmetic and the computational speed cou...中文文摘：随着大规模集成电路的不断发展,FPGA/CPLD在数字信号处理、自动控制等方面得到了越来越多的应用。并且伴随着数字化处理技术的不断发展,为满足系统功能的要求,对浮点数运算的速度以及相应占用的资源也就提出了更高的要求。笔者即介绍了以VHDL语言为基础,采用并行算法且计算速度达到33MHz的,对23位标准浮点数实现的高速浮点加减法运算器,并以Cyclone II芯片EP2C20F484为硬件环境,最终进行时序模拟仿真,从而验证该浮点加减法器的正确性和快速特性。

双向数据转换器的VHDL程序设计

VHDL(超高速集成电路硬件描述语言)目前在电子设计领域得到了广泛应用。本文介绍了使用VHDL语言实现CPLD设计的方法,并以此方法在ALTERA公司的CPLD器件EPM7128SQC100-10上实现8位到32位的双向数据转换器芯片

同步加速器磁场控制状态矩阵的优化乘法器设计

同步加速器的磁场控制系统系高精度的实时控制系统。随着CSR工程的进一步改造要求,以及数字化处理技术的不断发展,对浮点乘法的运算速度以及相应占用资源也提出更高要求。本文通过VHDL语言和BOOTH算法实现的优化乘法器,采用了结合3-2压缩器和4-2压缩器的树型结构,并以CycloneIII芯片EP3C25F256为硬件环境,进行了功能和时序仿真,与其他设计的仿真结果比较,验证了该浮点乘法器的正确和高速特性。

基于ACEX1K30的HIRFL-CSRe高精度线性插值异步FIFO

本设计实现了HIRFL-CSRe同步系统控制器DSP插件内的FPGA中的FIFO(First in first out)功能,数据入口是16位DSP总线,数据出口是16位DAC总线。其核心机制采用双缓冲"乒乓操作",并在FPGA内完成一次线性插值。程序采用VHDL硬件描述语言在Altera公司的现场可编程逻辑器件ACEX1K30上实现。FIFO实现机制完全自行设计,解决了传统异步FIFO由于读写时钟异步造成的空/满标志难以准确给出及数据输出时间不能精确保证的难题,满足了HIRFL-CSRe对于输出数据不间断(每微秒一个)的要求,并由于在FPGA内实现了一次线性插值,从而把从DSP中接收到的已插值数据量增加了一倍,在宏观上降低了DSP的数据运算量。模块经现场工作证实FIFO数据输出时间误差控制在40ns内,达到设计要求。

基于USB接口和CPLD技术的CAMAC机箱控制器

介绍了基于U SB接口技术和CPLD技术的智能型的CAM AC机箱控制器的设计,该控制器设计简单,开发周期短,运行高效可靠,支持短周期。

基于以太网和USB技术的CAMAC机箱控制器

介绍了基于以太网技术和USB接口技术的智能型的CAMAC机箱控制器的设计,该控制器支持网络接口和USB接口,能够方便快捷的构成高速数据获取系统,运行高效可靠,且支持CAMAC短周期。

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法。设计中采用VHDL语言对CPLD进行编程。同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。

SDRAM控制器的设计及其应用

介绍了SDRAM存储器的工作原理及控制特点,描述了SDRAM控制器软核的设计方法,阐述了基于VHDL语言的状态机实现SDRAM控制器的关键技术,并给出了该控制器在HIRFL-CSR数据获取控制系统中的应用。

Kicker电源数字延迟线及低压监测系统设计

踢轨磁铁（Kicker）电源系统是HIRFL-CSR注入引出系统中实现快引出的一个关键元件，主要功能是为踢轨磁铁提供快脉冲励磁电流以产生所需要的快脉冲磁场。Kicker电源提供的是高电压大电流的快脉冲，电流脉冲上升沿和下降沿为150ns,脉冲宽度为650ns,其脉冲峰值电流为2700A，工作周期为10s-17s。因此及时监控Kicker电源闸流管的工作状况以及电流脉冲波形特性至关重要。本文针对踢轨磁铁（Kicker）电源的需要，进行了Kicker电源监测系统的设计，主要针对闸流管误漏导通检测、电流脉冲宽度过宽过窄检测、脉冲宽度测量及脉冲计数等功能提出了电路的工作原理，并设计了具体电路。系统输入端采用光纤接口，而输出端采用了PLC数字I/O接口。由于采用PLC接收监测电路板的信号来完成对Kicker电源的监控报警，基于此编写了相关PLC程序，并调试通过。该监测系统电路板已调试完成，可以很好地完成对Kicker电源系统较为全面的状态监测，方便地对Kicker电源系统状态进行监控。另外，为了解决Kicker电源系统脉冲同步的问题，以满足兰州重离子加速器冷却储存环（HIRFL-CSR）环踢轨磁铁（Kicker）电源对电流脉冲进行适当延迟的要求，还分别设计了ECL高速可程控数字延迟线电路系统和基于CPLD的数字延迟线系统，分析介绍了数字延迟线系统结构、工作原理及PCB版图设计等。ECL高速可程控数字延迟线电路已初步调试通过，而基于CPLD的数字延迟线系统已完成了程序编程及仿真工作，它克服了ECL数字延迟线不能实现零延迟的缺点，且可以通过修改VHDL程序来设置出更多位的可编程数字延迟线，方便灵活

CSR真空控制系统的研究

本论文主要解决CSR真空系统的控制实现与连锁保护问题。 HIRFL-CSR（Heavy Ion Research Facility at LanZhou-Cooling Storage Ring兰州重离子冷却储存环）是国家重大科学工程。为了保证CSR正常运行，超高真空系统的平均真空度必须达到6×10-9Pa，超高的真空度来之不易，CSR上任何一处真空设备发生故障，就会破坏真空度，所以CSR必须具有响应速度快、安全可靠，稳定性好的真空控制与连锁保护系统。 HIRFL-CSR真空设备有离子泵电源、分子泵、钛升华泵、阀门、真空计等。分子泵只在粗抽时使用，钛升华泵为间歇升华，因此不需要监控。需要显示和控制的设备为离子泵电源、真空计和真空阀门。通过对CSR上每个真空计的真空度数据的监测和真空阀门状态的采集，一旦真空度降低到一定阈值，立即关闭相应位置阀门（保护真空）,并给出故障报警，从而实现真空系统的连锁保护。 真空控制系统以嵌入式处理器ARM、复杂可编程逻辑器件CPLD和微控制器MSP430为核心，实现了远程数据采集、数据显示和自动控制等功能。本系统可以进行现场监控与调试，也可以通过集成的100Mbps以太网接口电路进行远程监测与控制，CSR上各处真空度和真空阀门状态自动传送到中央控制中心，中控中心也可以发送命令查询当前真空设备状态和各种读数。 本文主要介绍了基于ARM、CPLD和MSP430的嵌入式真空控制系统的设计与实现。内容主要包括(1)系统各部分硬件电路设计与真空控制功能实现 ，硬件系统调试 。(2)嵌入式uClinux操作系统构建和在其上进行的应用程序，设备驱动程序，串行通信程序的开发。（3）CPLD的VHDL程序和MSP430的C430程序设计。 本文目的是解决CSR真空控制系统问题，但对于许多远程数据采集与控制等问题的解决有重要参考价值

Kicker电源数字延迟线及低压监测系统设计

踢轨磁铁（Kicker）电源系统是兰州重离子加速器冷却储存环（HIRFL-CSR）注入引出系统中实现快引出的一个关键元件，主要功能是为踢轨磁铁提供快脉冲励磁电流以产生所需要的快脉冲磁场。踢轨磁铁（Kicker）电源系统各触发脉冲是否同步关系到束流能否顺利注入引出以及有好的束流品质。基于此，本文介绍了基于CPLD-EPM1270T144的数字延迟线系统，以满足HIRFL-CSR踢轨磁铁（Kicker）电源对触发脉冲进行适当延迟的要求；分析介绍了数字延迟线系统结构、工作原理、PCB制版及系统调试。实际检验证明本设计通过修改VHDL程序来调节延迟时间能够方便灵活的完成Kicker电源系统对脉冲同步的要求，延迟精度达到10ns。另外，由于Kicker电源提供的是高电压大电流的快脉冲，电流脉冲上升沿和下降沿为150ns、脉冲宽度为650ns,其脉冲峰值电流为2700A、工作周期为10s-17s，因此及时监控Kicker电源闸流管的工作状况以及电流脉冲波形特性非常重要。基于此，本文还进行了Kicker电源监测系统的设计。该设计主要针对闸流管误漏导通检测、电流脉冲宽度过宽过窄检测、脉冲宽度测量及脉冲计数等功能提出了电路的系统结构、工作原理，并完成了程序编程、仿真及外围电路设计

SDRAM控制器的设计及其在CSR控制系统中的应用

在国家重大科学工程HIRFL-CSR的控制系统中，高速数据获取单元或非线性过程控制器常用到数据缓冲存储器。采用集成度高、功耗低、可靠性高、处理能力强的同步动态随机存储器SDRAM，是最好的选择。但是，与速度快、控制简单的SRAM相比，SDRAM存储器有复杂的时序要求，需要定时刷新，为此，必须设计SDRAM控制器。为了降低系统成本，采用FPGA技术，并使用VHDL语言设计和实现SDRAM控制器。论文首先介绍了存储器的结构和原理，SDRAM控制器的结构和组成，FPGA技术及其配置方法和VHDL语言的基本概念。随后详细介绍了SDRAM控制器基本结构的建立、符合PC133规范的硬件设计方案和软件的实现。其次，介绍了串口和SDRAM控制器的设计开发平台，并实现对SDRAM存储器的数据读写和刷新。另外，还介绍了与计算机进行串口通信的设计。 最后，介绍了利用FPGA实现DSP与SDRAM的接口电路设计及其在HIRFL-CsR控制系统中的应用。整个论文的工作完成了CSR控制系统中SDRAM控制器的硬件设计和VHDL程序编制、调试。为以后开发和实现控制系统的高速数据获取提供了一个原型。