同步加速器磁场控制状态矩阵的优化乘法器设计

同步加速器的磁场控制系统系高精度的实时控制系统。随着CSR工程的进一步改造要求,以及数字化处理技术的不断发展,对浮点乘法的运算速度以及相应占用资源也提出更高要求。本文通过VHDL语言和BOOTH算法实现的优化乘法器,采用了结合3-2压缩器和4-2压缩器的树型结构,并以CycloneIII芯片EP3C25F256为硬件环境,进行了功能和时序仿真,与其他设计的仿真结果比较,验证了该浮点乘法器的正确和高速特性。

可用于核物理监控系统的microC/OS-Ⅱ片上系统的研究

论述了一种基于FPGA和实时操作系统microC/OS-Ⅱ、适用于核物理数据检测和实验控制的片上可编程系统SOPC(System On a Programmable Chip)的设计,并在altera-stratix-Ⅱ2S60f1020c3芯片内获得实现。该片上可编程系统的硬件处理器和实时操作系统都可根据需求裁剪、重配置。

应用于同步加速器时序控制的片上可编程系统的设计

同步加速器对控制信号的时间约束要求非常严格,时序控制是加速器控制系统中十分重要的环节。在兰州重离子加速器冷却储存环(HIRFL-CSR)控制系统中,时序控制主要采用FPGA+ARM+linux+DSP的体系结构。本文介绍基于FPGA和uClinux操作系统的片上可编程系统(SOPC)的设计,可将目前ARM+LINUX的工作完全集成在FPGA内实现,省去专用ARM芯片。其最高工作频率可达185 MHz,硬件资源消耗不到4%。片上可编程系统的硬件处理器系统和操作系统都可根据具体需求重新裁剪和配置。SOPC技术在加速器物理以及其他领域有着非常广泛的应用前景。

基于DSP的磁场电源控制器软件设计

为了使兰州重离子加速器冷却储存环的磁场电源控制器及时更新输出的波形数据,以TI公司的TM320C6713芯片为中央处理器,结合FPGA逻辑编程,采用双FIFO数据缓存机制和Aitken插值算法,编写并优化了磁场电源控制器软件系统。利用数据驱动模式的编程方式提高了系统的执行效率和可维护性。同时通过对更新的波形数据做Aitken插值运算,使其大小减少为原始数据的1/1024,提高了数据的传输和存储效率。经现场测试,本软件系统运行稳定可行,达到设计要求。

兰州重离子冷却储存环束流踢轨控制系统

踢轨系统是一种以快速脉冲方式工作的以高压大电流驱动的特殊二极磁铁系统,用于环形加速器的束流注入和引出。简要介绍了在兰州重离子加速器冷却储存环上采用ARM+DSP+FPGA技术实现踢轨控制时序的方法,时间控制精度达ns量级。ARM主要控制信号的网络通讯,踢轨系统的时序精度控制主要由DSP结合FPGA技术完成。远程时序控制信号均通过光纤传输,同时对踢轨电源的电压给定采用信号隔离器及铁氧体以抑制脉冲干扰。经现场测试,系统可以安全稳定地实现束流踢轨的控制要求。

RIBLLⅡ与CSRe中束流控制系统的设计

介绍了兰州重离子加速器冷却存储环(HIRFL-CSR)的实验环CSRe以及次级束线RIBLLⅡ中束流控制系统的设计。该系统主要采用了Java,COM,Oracle,ARM,DSP,FPGA等技术实现了对磁铁电源的实时、同步控制,已达到对束流的控制。该系统已经运行于现场的束流调试中,并在RIBLLⅡ的束流调试中运行正常、性能稳定。

基于TMS320VC5402控制系统并行引导方式设计

介绍了TMS320VC5402并行Bootloader的原理。为实现脱机运行,充分利用其片内掩膜ROM带有一个引导装载程序Bootloader,实现对用户程序的并行引导装载。同时采用CPLD编程技术提供了一种实用的扩展存储器设计方案。

基于现场可编程门阵列的束流快引出控制系统设计

为实现兰州重离子冷却储存环主环束流的快引出,采用一种基于现场可编程门阵列(FPGA)的引出控制系统。在FPGA单元设计中,采用数字倍频技术来实现对Kicker磁铁在1个高频周期内充放电时间的精度控制。经测试,该控制系统对存储环中运行束流位置的跟踪可调节时间步长为5 ns。当高频频率为1.4 MHz时,在0~360°范围内可实现约2.5°相位精度的Kicker触发。

HIRFL—CSR数字电源控制模块的设计

介绍了一种基于TMS320C6713和FPGA的数字电源控制模块,给出了模块的硬件组成和软件设计。该模块作为一种通用的控制平台,可以根据现场需要来设置相应的参数,实现直流/脉冲电源的控制。测试表明该模块有很高的控制精度,处理能力强,便于网络控制。

基于DSP的电源测试系统的设计与实现

讨论了兰州CSR脉冲电源的测试系统,它基于TI公司的C6000系列的DSP。通过通用串口,把原始数据由PC传输到DSP,由DSP对接收到的数据进行差值,形成波形输出数据,通过FPGA来控制DAC的输出。

基于ARM920T的HIRFL-CSR前端总线控制器FBC-01

本文论述用于兰州重离子加速器冷却存储环(HIRFL-CSR)控制系统的前端总线系统控制器FBC-01的硬件设计。该控制器是基于0.8mmBGA封装的AT91RM9200(ARM9)处理器,运行嵌入式LINUX操作系统。控制器可以连接标准的VGA显示器、键盘、鼠标,具有通用的10M/100M以太网接口、USB接口、RS-232接口、485接口、CANBUS接口。可以带SD卡、CF卡存储器。该控制器采用现场可编程的FPGA器件设计背板接口,并采用具有64mA高驱动能力的总线驱动器,不仅符合VME规范的电气要求,而且具有灵活的接口信号定义可编程能力,是HIRFL-CSR控制系统的关键部件。

基于USB接口和CPLD技术的CAMAC机箱控制器

介绍了基于U SB接口技术和CPLD技术的智能型的CAM AC机箱控制器的设计,该控制器设计简单,开发周期短,运行高效可靠,支持短周期。

基于以太网和USB技术的CAMAC机箱控制器

介绍了基于以太网技术和USB接口技术的智能型的CAMAC机箱控制器的设计,该控制器支持网络接口和USB接口,能够方便快捷的构成高速数据获取系统,运行高效可靠,且支持CAMAC短周期。

用CPLD实现DSP与背板VME总线之间的连接

介绍了采用CPLD实现DSP芯片TMS320C6713和背板VME总线之间高速数据传输的系统设计方法。设计中采用VHDL语言对CPLD进行编程。同时由于CPLD的现场可编程特性,增强了整个系统的灵活性。

SDRAM控制器的设计及其应用

介绍了SDRAM存储器的工作原理及控制特点,描述了SDRAM控制器软核的设计方法,阐述了基于VHDL语言的状态机实现SDRAM控制器的关键技术,并给出了该控制器在HIRFL-CSR数据获取控制系统中的应用。