航天器图像压缩小波变换的FPGA设计

中科院部博士资助基金项目( 0929361213) 资助

基于FPGA 的高分辨率图像DCT域增强

中科院“西部博士资助基金”(0929361213)

FPGA在CSR主环电源控制系统中的应用

论文介绍了基于DSP和FPGA主环电源控制系统的设计。DSP与DAC之间通过FPGA连接,并通过FPGA来控制DAC的输出。重点介绍FPGA的程序设计及其仿真结果。系统达到了设计要求,已成功应用于CSR主环控制系统。

基于FPGA的VME总线控制器及其驱动程序

本文论述了用于兰州重离子加速器冷却储存环(HIRFL-CSR)前端控制系统的总线控制器的FPGA设计及其基于ARM-Linux下的驱动程序设计。该总线控制器采用Altera公司的ACEX系列中的EP1K30实现,通过VME总线背板同其它VME设备(CPLD)通信,可读VME设备数据,监视电源运行状况,也可向VME设备发送命令和写数据,并且能够响应VME设备中断,读中断数据。为了能够通过AT91RM9200控制器访问VME总线控制器,必须为其编写相应的驱动程序。驱动程序定义了应用程序调用接口和数据格式,并实现了中断机制、多进程访问和数据的突发(burst)读写。

基于FPGA的数字电源调节器研究与设计

详细描述了基于FPGA方案的数字电源调节器。首先介绍了数字调节器的硬件功能模块设计,重点对用于采样电源输出电流的高速高精度AD7634的工作原理做了描述,并给出了AD7634采集一个电压信号的工作波形;其次介绍了数字调节器的软件设计,包括调节器算法、功能以及在FPGA内的实现方法;最后,以一台15 A/15 V校正磁铁电源为样机,进行了闭环调节实验,给出了测试结果。

基于FPGA的CSR高频控制系统相位求解模块设计

CSR高频控制系统需要对高频正弦波激励信号的幅度、相位、频率进行稳定控制。相位arctan(Q/I)求解是必不可少的模块。论述了一种新的基于FPGA平台和对称查找表法(SBTM)的求解相位arctan(Q/I)的方法,做了详细的理论分析,给出了具体实现的代码和结果。该模块精度高,消耗资源少,可直接应用于CSR高频控制系统。

Xilinx XC4000系列FPGA互连资源自动测试软件生成和硬件平台搭建

随着FPGA的发展,FPGA测试技术也得到了很快地发展。因为FPGA的结构和传统专用集成电路有着本质的区别,在FPGA中不能形成可测性设计电路,但它的可编程能力决定了其测试电路可以通过编程的方法来实现。本文讨论了XilinxXC4000系列FPGA中互连资源的自动测试方法。提出了一种新的测试资源坐标定位方法,使得测试软件能够将测试配置转换成器件配置,并搭建了硬件测试平台,实现实体FPGA芯片测试。

基于SRAM的FPGA测试技术研究

半导体芯片的生产制造过程并不是完美无缺的，所有的芯片需要进行针对制造缺陷的测试。随着FPGA芯片规模越来越大，结构越来越复杂，产品测试也越来越困难。在FPGA测试所面临的主要问题是：对CLB、互连资源、IO资源等结构进行数学建模、测试配置算法和测试向量的开发、测试结构的选择、测试平台的搭建等。 本文主要工作及创新点如下： 根据FPGA的可配置逻辑单元的不同组成结构，给出了针对常规逻辑资源给出了8个测试配置达到100%覆盖率，，并提出了基于故障模型的可配置逻辑资源的测试方法，并在硬件测试平台中进行验证，证明了方法的有效性； 根据FPGA互连资源的结构建立模型，并运用着色算法得到测试配置，达到100%的测试覆盖率，并提出了一种测试配置到器件配置的新的转换方法，该方法简单易行。搭建了基于ATE的测试平台，通过这个平台实现了FPGA芯片互连资源测试方法，测试效果良好。 通过XC4000系列FPGA可配置逻辑单元和互连资源测试的研究，我们总结了适合FPGA测试的一般方法，可以应用在任何类型的FPGA测试中。 提出了一种针对开关矩阵多路选择器的测试配置方法和测试向量。并将这种方法推广到芯片级测试配置，提出了一种基于BIST的测试结构。这是因为FPGA芯片的IO端口有限，用BIST结构可以节省IO资源。

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个NiosⅡ软核,用VHDL语言编写用户自定义组件.在一个由NiosⅡ软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.

FPGA在偏振耦合测试仪中的应用

在偏振耦合测试仪的PCI接口数据采集系统中,现场可编程门阵列(FieldProgramableGateArray)实现了对模/数器件的控制功能,同时完成了与PCI总线控制器间的数据接口功能。应用自顶向下的设计思想,完成了FPGA内部的逻辑设计,并对其逻辑功能进行了仿真验证,给出了FPGA数据采集时的测试时序图。应用FPGA实现的数据采集系统可以检测出偏振耦合检测仪中的微弱干涉光信号。

基于FPGA高速并行FFT处理器设计与实现

在研究快速傅里叶变换(FFT)算法的基础上,根据FPGA性能高、灵活性强、速度快的特点,提出了高效的基4-FFT处理器的实现方法。数据存储采用分块存储的方法,大大提高了存取速度。数据寻址采用新型的地址产生方法,可并行产生所需数据地址。同时,在蝶形单元的设计中很好的将并行运算技术和流水线技术相结合了起来,又进一步提高了运算速度。测试结果表明,时钟在50MHz时完成1024点FFT的时间为25.6μs,满足了应用实时性的要求。

基于DSP和FPGA的火腿肠质量检测系统设计

本文研究的主要内容为基于DSP和FPGA的火腿肠质量检测系统设计。论文首先介绍了研究背景及意义和火腿肠质量检测系统原理，接着介绍了传统的专用和通用图像处理系统的结构、特点和模型，并通过分析DSP芯片以及DSP系统的特点，提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统，发挥了DSP和FPGA两者的优势，能更好地提高图像处理系统实时性能。 其次,论述了以TMS320C6416 DSP为核心处理器实时图像处理系统的设计原理与组成，对系统主要部分的电路设计进行了详细的介绍，研究分析了高速电路设计中的几个关键问题。对系统进行了软件开发与调试，包括DSP程序设计和FPGA模块设计，并给出了FPGA各个模块仿真调试结果。经系统调试与实验验证，系统工作稳定可靠,拥有很高的实时性。 最后, 在火腿肠质量检测的图像算法中，对火腿肠的鼓泡问题进行了分析和相关算法的设计。首先实现了FPGA的图像预处理，将流水线处理技术和并行处理等技术应用到电路设计中，提高了处理速度，节省了硬件开销。在DSP中采用了多种算法对火腿肠图像进行了进一步的处理，使其特征更为明显。结果表明，实现的硬件电路能够满足系统功能和处理时间要求，同时有比较高的识别率，具有一定的参考价值。

星载激光测距仪的高精度时间间隔测量单元

高精度时间间隔测量单元(TIU)是星载激光测距仪的关键部件。基于现场可编程门阵列(FPGA)研制出了满足星载要求的高精度、高集成度时间间隔测量单元。该单元采用数字计数法结合数字延迟线插入法的技术,在0.5～10 km的测量距离范围内,时间分辨率为500 ps。通过地面检测,在全程范围内保持了良好的线性度,标准偏差小于270 ps。该单元同时具备测量脉冲回波宽度的能力,可以获取目标的脉冲展宽信息。由于单元选用的元器件都具有航天产品性能,因此其设计和技术指标可满足星载激光测距仪的应用。