ETCS protokoloaren hedatzea simulazio hibridodun ingurune batean System-in-the-loop erreminta erabiliz.

[EU]Gaur egun, Europa mailan European Rail Traffic Management System (ERTMS) seinaleztapen-sistema bateratua hedatzen ari dira trenbide sare desberdinen arteko elkar eragintasuna bultzatzeko. Proiektu honen helburua da ERTMS sistemaren barneko ETCS protokoloa hedatzea simulazio hibridodun ingurune batean, ERTMS sistemaren hedatzea azkartuko duten erakusleak sortuz. Horretarako, OPNET simulagailuaren System-in-the-loop erreminta erabili da. Erreminta hau baliatuz ETCS protokoloaren pakete errealak ingurune simulatuan integratzeko funtzioen liburutegi bat idatzi da. Amaitzeko, liburutegi hori baliatuz ETCS protokoloak sareko arazoen aurrean duen errendimenduaren analisi bat burutu da eta liburutegi berri horrek pakete errealak simulatuetara itzultzean (eta kontrakoa) duen errendimendua zein den aztertu da.

Implementación de sistema ETCS en entorno cliente-servidor.

[ES]La interoperabilidad entre distintas redes ferroviarias europeas es muy escasa. Para dar solución a este problema, la Unión Europea creó el sistema europeo de gestión del tráfico ferroviario (ERTMS), encargado de crear un estándar único para toda la red europea. El objetivo de este proyecto es la implementación del sistema ETCS ( European Train Control System ) en un entorno cliente-servidor. La implementación incluye el sistema del tren y el del centro de control (RBC). Se ha implementado de forma que se pueda operar sobre dos protocolos de red transporte, de forma que será compatible tanto para redes orientadas a la conexión (TCP) como no orientadas a conexión (UDP).

Máquinas de aprendizaje extremo para aplicaciones en ingeniería: implementaciones de alta velocidad sobre FPGAs

Los principales objetivos del presente trabajo son el estudio de las redes neuronales artificiales, los dispositivos reconfigurables de alta velocidad, como son las FPGAs, y su aplicación a un ejemplo concreto: el reconocimiento en tiempo real de diferentes tipos de suelo en imágenes de satélite. Con este fin se propone el diseño de una red neuronal y su implementación en un dispositivo de lógica programable usando el lenguaje de descripción del hardware VHDL (Very High Description Language). Otro de los objetivos del trabajo es conocer los entornos de desarrollo que los fabricantes de dispositivos de lógica programable ponen a disposición de los diseñadores y manejar herramientas de software matemático como Matlab.