Analizar y comparar el lenguaje de alto nivel SystemC frente a los de HDL. aplicación al diseño de sistemas de computo
Contribuinte(s) |
Electrónica Escaño Quero, Rafael |
---|---|
Data(s) |
20/05/2016
20/05/2016
01/12/2014
20/05/2016
|
Resumo |
La complejidad de los sistemas actuales de computación ha obligado a los diseñadores de herramientas CAD/CAE a acondicionar lenguajes de alto nivel, tipo C++, para la descripción y automatización de estructuras algorítmicas a sus correspondientes diseños a nivel físico. Los proyectos a realizar se encuadran dentro de una línea de trabajo consistente en estudiar la programación, funcionamiento de los lenguajes SystemC y SystemVerilog, sus herramientas asociadas y analizar cómo se adecuan a las restricciones temporales y físicas de los componentes (librerías, IP's, macro-celdas, etc) para su directa implementación. En una primera fase, y para este TFG, se estudiarán los componentes que conforman el framework elegido que es SystemC y su inclusión en herramientas de diseño arquitectural. Este conocimiento nos ayudará a entender el funcionamiento y capacidad de dicha herramienta y proceder a su correcto manejo. Analizaremos y estudiaremos unos de los lenguajes de alto nivel de los que hace uso dicha herramienta. Una vez entendido el contexto de aplicación, sus restricciones y sus elementos, diseñaremos una estructura hardware. Una vez que se tenga el diseño, se procederá a su implementación haciendo uso, si es necesario, de simuladores. El proyecto finalizará con una definición de un conjunto de pruebas con el fin de verificar y validar la usabilidad y viabilidad de nuestra estructura hardware propuesta. |
Identificador | |
Idioma(s) |
spa |
Direitos |
info:eu-repo/semantics/openAccess |
Palavras-Chave | #VHDL (Lenguaje de descripción de material informático) #VERILOG (Lenguaje de descripción de material informático) #Lenguajes de programación #Diseño asistido por ordenador #Grado en Ingeniería de Computadores - Trabajos Fin de Grado #Informática - Trabajos Fin de Grado #SystemC #VHDL #Verilog #Ingeniería de computadores |
Tipo |
info:eu-repo/semantics/bachelorThesis |